關鍵詞：l設計庫和標準程序包librarylibrary_name;uselibrary_name.package_name.all;由于STD_LOGIC數據類型不屬于VHDL標準庫,所以使用時要予以以下聲明。libraryIEEE;useIEEE.Std_Logic_1164.all;lENTITY稱為實體,描述了電路器件外部情況及各信號端口的基本性質。entityentity_nameisgeneric(generic_list);port(p_name:port_mdata_type;…p_name:port_midata_type);endentityentity_name;電路的端口及其端口信號描述語句PORT()p_
關鍵詞：
l 設計庫和標準程序包
library library_name;
use library_name.package_name.all;
由于STD_LOGIC數據類型不屬于VHDL標準庫,所以使用時要予以以下聲明。
library IEEE;
use IEEE.Std_Logic_1164.all;
l ENTITY 稱為實體,描述了電路器件外部情況及各信號端口的基本性質。
entity entity_name is
generic (generic_list);
port (p_name:port_m data_type;
…
p_name:port_mi data_type);
end entity entity_name;
電路的端口及其端口信號描述語句PORT()
p_name端口信號名
port_m 端口模式：IN 單向只讀模式,規(guī)定數據只能通過此端口被讀入實體中。
OUT 單向輸出模式,規(guī)定數據只能通過此端口從實體向外流出,或者可以將實體中的數據向此端口賦值 。
