三星開發(fā)出3D封裝技術(shù)，比多芯片封裝尺寸更小
三星電子(SamsungElectronics)日前宣布,它已開發(fā)出一種芯片三維封裝技術(shù),基于其專利晶圓級堆疊工藝(WSP)。三星的WSP技術(shù)采用“Si貫通電極”(through silicon via)互連,實現(xiàn)了用于手機和其它產(chǎn)品的一系列小型混合式封裝。
該公司的第一款3D封裝由一個16Gb內(nèi)存解決方案組成,在同一個單元中堆疊了8個2Gb NAND芯片。三星表示,該技術(shù)是目前多芯片封裝(MCP)尺寸更小的版本。三星的WSP原型樣品垂直堆疊了8個50微米的2Gb NAND閃存裸片,高度為0.56毫米。
初期,三星將在2007年初把其WSP技術(shù)用于生產(chǎn)面向移動應(yīng)用和其它消費電子基于NAND的存儲卡。隨后,它將把這項封裝技術(shù)用于高性能系統(tǒng)封裝(SiP)解決方案,以及包括服務(wù)器DRAM模塊在內(nèi)的高容量DRAM堆疊封裝。
