MIPS科技與VirageLogic宣布聯(lián)合推出一個(gè)新系列的第一個(gè)內(nèi)核優(yōu)化IP套件（Core-OptimizedIPKit）。該套件由專門(mén)優(yōu)化MIPS處理器性能的VirageLogicArea、SpeedandPower(ASAP)Memory™和ASAPLogic™IP組成。預(yù)期SiliconAwareIP™領(lǐng)域的先驅(qū)及半導(dǎo)體IP平臺(tái)提供商VirageLogic公司（納斯達(dá)克交易代碼：VIRL）近日宣布聯(lián)合推出由VirageLogic的面積,速度和功率（ASAP）Memory存儲(chǔ)器及專用來(lái)最大化MIPS處理器性能的ASAPLogic&#
M
IPS 科技與 Virage Logic宣布聯(lián)合推出一個(gè)新
系列的第一個(gè)內(nèi)核優(yōu)化 IP 套件（Core-Optimized IP Kit）。該套件由專門(mén)優(yōu)化 MIPS 處理器性能的Virage Logic Area 、Speed and
Power (ASAP) Memory™ 和ASAP Logic™ IP 組成。預(yù)期Silicon Aware IP™ 領(lǐng)域的先驅(qū)及半導(dǎo)體IP平臺(tái)提供商Virage Logic公司 （納斯達(dá)克交易代碼：VIRL）近日宣布聯(lián)合推出由 Virage Logic 的面積,速度和
功率（ASAP）Memory 存儲(chǔ)器及專用來(lái)最大化 MIPS 處理器性能的 ASAP Logic™半導(dǎo)體 IP 組成的新硬核優(yōu)化 IP 套件的第一批。該此戰(zhàn)略性的聯(lián)盟將有助于令 MIPS-Based™ 的系統(tǒng)芯片 （SoCs ）的設(shè)計(jì)者實(shí)現(xiàn)顯著的享受額外提升,同時(shí)享用更多的設(shè)計(jì)靈活性的同時(shí)深刻體會(huì)到顯著增強(qiáng)的性能。
第一批個(gè)硬內(nèi)核優(yōu)化 IP 套件的目標(biāo)是采用 TSMC 130 nm G 工藝生產(chǎn)的 MIPS32&
reg;
24K® 和 24KE™ 系列生產(chǎn) TSMC 130 毫微米 （nm） G 處理器內(nèi)的硬核 24KE™ 系列。當(dāng)采用內(nèi)核優(yōu)化 IP 套件時(shí),24K 和 24KE 處理器內(nèi)核系列的時(shí)鐘頻率將超過(guò) 440 MHz。該套件包括 和有高速系列產(chǎn)品的 Virage Logic 的 ASAP 存儲(chǔ)器及高速（HS）系列產(chǎn)品的系列和ASAP 邏輯 HS 單元庫(kù)產(chǎn)品的硬核優(yōu)化 IP 套件一起使用,24K 和 24KE 處理器硬核系列的頻率就會(huì)超過(guò) 440 赫茲。
