當(dāng)IC生產(chǎn)商努力地在芯片上加入更多功能的時候,他們遇到了一些問題。芯片尺寸變得越來越大,因此對偶然出現(xiàn)的少量灰塵和污染物造成的缺陷更加敏感。而且,將幾種不同類型的器件,例如將邏輯器件和存儲器件集成在一塊芯片上是非常困難的,除非使用更加復(fù)雜的工藝。這僅僅是目前的系統(tǒng)級芯片（SOC）集成技術(shù)所遇到的部分問題。但是,假如不是將許多不同功能部分集成在同一芯片上,而是對他們分別生產(chǎn),獲得很高的成品率,然后將這些芯片堆疊在
當(dāng)
IC生產(chǎn)商努力地在芯片上加入更多功能的時候,他們遇到了一些問題。芯片尺寸變得越來越大,因此對偶然出現(xiàn)的少量灰塵和污染物造成的缺陷更加敏感。而且,將幾種不同類型的器件,例如將邏輯器件和存儲器件集成在一塊芯片上是非常困難的,除非使用更加復(fù)雜的工藝。
這僅僅是目前的系統(tǒng)級芯片（
SOC）集成技術(shù)所遇到的部分問題。但是,假如不是將許多不同功能部分集成在同一芯片上,而是對他們分別生產(chǎn),獲得很高的成品率,然后將這些芯片堆疊在一起形成可靠的3D（三維）芯片,那又會是怎樣的情形呢？這就是Rensselaer Polytechnic Institute（RPI）千兆級集成技術(shù)內(nèi)連線研究中心副教授“James” Jian-Qiang Lu及其同事的目標(biāo)。Lu相信將多個晶片粘接在一起然后進行相互連線的策略能為芯片的集成技術(shù)提供更加有效的辦法,同時還能提高其性能。
Lu說：“我們正在開發(fā)單片電路晶片水平的3D集成工藝,它可能具有系統(tǒng)芯片和系統(tǒng)封裝的所有優(yōu)點,同時還能降低成本,以及使用更小尺寸的芯片達到更好的性能。在上個月的國際內(nèi)連線技術(shù)會議（IITC）上,Lu介紹了他和來自RPI以及International SEMATECH 近期共同取得的工作成果。
在3D晶片水平集成技術(shù)中,首先各個功能部分在不同的晶片上分別進行制造,其芯片尺寸要小得多。然后進行晶片對準(zhǔn)、粘接、減薄化和晶片間的縱向相互連接。晶片間相互連接的技術(shù)由RPI和Albany大學(xué)合作進行研究。3D集成最初的重點是微處理器、ASIC和存儲體。當(dāng)然,他們也在嘗試將這一技術(shù)延伸到
RF、模擬、光學(xué)和MEMS芯片中去。
Lu解釋了該工藝的制作過程：“如果你有三片晶片,在每片晶片上你都完成了所有的工藝。那么你就可以將其中兩片晶片在對準(zhǔn)后進行面對面的粘接,然后對上面那片晶片的背面進行減薄化處理,最后通過鉆孔、填充和研磨進行晶片間的連接,我們將該工藝稱為晶片間相互連接技術(shù)。也就是說首先通過干法蝕刻出一個孔來,然后填入金屬（例如銅）,最后進行
CMP處理,就象銅的嵌入式圖形化工藝一樣。完成這兩片晶片的相互連接之后,你就可以對第三片晶片重復(fù)進行以上工藝處理了：對準(zhǔn)、粘接、減薄和晶片間相互連接�！�
這一方法的批評者指出,如果晶片的良率為80%,那么兩片晶片粘接后其良率最高只能達到64%。Lu辯論說,對于一系列性能和功能系統(tǒng)規(guī)格來說,該方法確實可以大大提高其良率,因為芯片尺寸更小,每片晶片的工藝更簡單、條件更優(yōu)化�！澳憧梢栽诓煌木鲜褂貌煌墓に�,你可以使用成熟的技術(shù)來提高良率。而且芯片尺寸更小也會提高良率。最后,因為你用更小的芯片和很短的晶片間通孔替代了二維大尺寸芯片和很長的內(nèi)連線,所以內(nèi)連線延遲也被縮短了。因此,你也許根本沒必要使用高風(fēng)險的（內(nèi)連線）新技術(shù)。”
根據(jù)Lu的經(jīng)驗,在3D晶片水平集成技術(shù)的四大關(guān)鍵工藝（晶片對準(zhǔn)、粘接、減薄和晶片間相互連接）中,粘接和減薄工藝是建立與BEOL工藝兼容的可行工藝流程時最大的考慮因素。對準(zhǔn)可以在室溫下完成,而晶片間相互連接工藝和BEOL內(nèi)連線工藝相似。但是粘接和減薄工藝卻涉及可能有害的機械和熱處理工藝,例如機械研磨。
Lu在IITC介紹的工作研究了晶片粘接和減薄工藝對晶片性能和良率的影響。他們評估了具有兩層最新的后段銅內(nèi)連線測試結(jié)構(gòu)和兩種
ILD材料的晶片。他們還為各種特定的評估目的開發(fā)了相應(yīng)的評估方法,包括用熱膨脹系數(shù)（CTE）相匹配的玻璃圓片進行光學(xué)檢查,用四點彎曲/分層技術(shù)測試機械粘接強度,以及工藝處理后晶片的電性能測試。盡管對于多孔低k ILD來說,晶片粘接和減薄工藝處于工藝窗口的邊緣,需要進一步改進,但是晶片粘接和減薄工藝還是可以保證氧化硅或低k ILD內(nèi)連線測試結(jié)構(gòu)足夠的機械性能的。
