LVDS產(chǎn)品選擇
由于技術(shù)的集成度與日俱增,而電子系統(tǒng)也日趨復(fù)雜,因此我們更逼切地需要尋求一個(gè)可以大量傳送數(shù)據(jù)的可靠方法。無(wú)論數(shù)據(jù)的傳送是在芯片之間、電路板之間,還是在機(jī)架之間,低電壓差分信號(hào)傳輸 (LVDS) 技術(shù)都是極受歡迎的解決方案,適合許多不同的應(yīng)用。
符合 LVDS 標(biāo)準(zhǔn)
LVDS（ANSI/TIA/EIA-644-A） 標(biāo)準(zhǔn)在1995年制定及采納。這種技術(shù)具有很多優(yōu)點(diǎn)。LVDS芯片一般可采用3.5mA電源所提供的電流模式驅(qū)動(dòng)器輸出,以驅(qū)動(dòng)設(shè)有100Ω終端電阻的差分線路,為接收器提供約350mV的電壓。
一般來(lái)說(shuō),1.2 V補(bǔ)償電壓會(huì)產(chǎn)生 ±350mV的電壓擺幅。由于LVDS采用差分線路,因此媒體所產(chǎn)生的磁場(chǎng)可以互相抵消,有助抑制噪聲的產(chǎn)生。LVDS 技術(shù)也采用電流模式驅(qū)動(dòng)器,因此產(chǎn)生振鈴振蕩或開(kāi)關(guān)尖峰信號(hào)的機(jī)會(huì)也較低。此外,差分接收器可以抑制外部電源產(chǎn)生的共模噪聲,有助進(jìn)一步提高LVDS 的性能。
卓越的抑制噪聲能力是系統(tǒng)必要的功能之一,有助保持及檢測(cè)低電壓擺幅。在低電壓擺幅與受控邊緣速率的支持下,數(shù)據(jù)傳輸率可高達(dá)100 Mbps至1 Gbps 以上。
由于低電壓擺幅較小,而供電電流也較低,因此負(fù)載的功耗也較少：3.5mA×350mV = 1.2mW。此外,這個(gè)設(shè)計(jì)還有其他的優(yōu)點(diǎn),例如,只要提高數(shù)據(jù)傳輸率,系統(tǒng)便可以采用更小的總線,而電纜及連接器也可進(jìn)一步縮小。
美國(guó)國(guó)家半導(dǎo)體、STMicroelectronics、Fairchild及 Pericom 等半導(dǎo)體廠商紛紛推出各式各樣的驅(qū)動(dòng)器及接收器,可見(jiàn) LVDS 是業(yè)界普遍采用的標(biāo)準(zhǔn)。此外,像 Xilinx 與 Altera 等 FPGA 廠商以及特殊應(yīng)用集成電路供應(yīng)商如 LSI 都采用 LVDS 輸入/輸出芯片開(kāi)發(fā)新產(chǎn)品。這些廠商的產(chǎn)品適用于各種不同的應(yīng)用方案,其中包括點(diǎn)對(duì)點(diǎn)數(shù)據(jù)傳送、Multidrop 或 Multipoint 總線結(jié)構(gòu)、串聯(lián)及解串、數(shù)據(jù)的交換及分配。
信號(hào)傳送
許多簡(jiǎn)單的驅(qū)動(dòng)器及接收器都可將 LVDS 信號(hào)由系統(tǒng)的某一點(diǎn)傳送至另一點(diǎn)。有幾家公司的驅(qū)動(dòng)器及接收器芯片采用單、雙、4、8,以至16 個(gè)輸入及/或輸出的配置,能以超過(guò) 600 Mbps 的速度傳送 LVDS 信號(hào)。
利用 LVDS 鏈路傳送信號(hào)時(shí),若先將信號(hào)電平進(jìn)行簡(jiǎn)單的轉(zhuǎn)換,也可傳送晶體管晶體管邏輯 (TTL)、互補(bǔ)金屬氧化半導(dǎo)體 (CMOS) 或 LVPECL 等低速信號(hào)。事實(shí)上,許多驅(qū)動(dòng)器芯片都可直接在輸入端口接收 TTL/CMOS 或 LVDS 電平信號(hào)。其他驅(qū)動(dòng)器則可接收 LVPECL 或 LVDS 輸入,然后再將電平轉(zhuǎn)換。
