基于MAX120的峰值電壓檢測及其與CPLD的接口
1 引言
在軸承振動測量中,隨機波形最大正峰值的檢測是低噪音軸承生產的重要環(huán)節(jié)。傳統(tǒng)的低速取樣保持電路很難做到1:1的捕捉和保持較窄隨機波形的最大正峰值。本文敘述了一種采用A/D轉換器MAX120來處理軸承振動測量儀輸出的脈沖電壓的方法,并介紹了該轉換器與CPLD的接**術。
2 MAX120A/D轉換器
MAX120是MAXIM公司的ADC系列產品,有多種工作方式,其主要性能如下：分辨率：12位; 轉換時間：1.6μs; 消耗功率：120 mW;輸入電壓范圍： -5～+5V。該芯片因其內部具備采樣保持電路,故外部電路的構成十分簡單,這就給設計帶來了許多方便。A/D轉換器的種類很多,MAX120是較容易使用的一種。
3 MAX120與數(shù)字式峰值電壓檢測器
圖1給出了數(shù)字式峰值電壓檢測器的邏輯功能。構成該檢測系統(tǒng)的關鍵部件為數(shù)據比較器和數(shù)據存儲器。圖中除了MAX120外,虛線部分所示的為CPLD器件,其功能由Verilog-HDL（HDL：硬件描述語言）來實現(xiàn)。其工作原理如下：由MAX120取得的數(shù)字電壓送入數(shù)據緩沖模塊GET_DATA,該模塊中的數(shù)據與來自數(shù)據存儲模塊DATA_MEM中的數(shù)據都送入數(shù)據比較模塊DATA_COMP進行比較。如果X端的數(shù)據大于Y端的數(shù)據,標志產生模塊產生標志信號,該信號將X端的數(shù)據同時打入數(shù)據存儲模塊DATA_MEM中（系統(tǒng)復位后,DATA_MEM中的數(shù)據為最小值0）,從而實現(xiàn)了保持兩個數(shù)據中較大者的功能。Dout為數(shù)字峰值輸出電壓。
圖1的邏輯功能可以進一步細化為圖2所示的形式,邏輯功能可用 Verilog-HDL來描述。圖中,Vin為模擬電壓的輸入,Dout為數(shù)字峰值電壓的輸出,Dout、RB1、RB2均與接口電路相連,RB1、RB2為系統(tǒng)啟動與復位。
4 Verilog-HDL描述及接口電路
4.1 邏輯功能的Verilog-HDL描述
該電壓檢測器的功能結構框圖較為簡單,硬件實現(xiàn)采用了Xilinx公司的CPLD(Complex PLD)器件XC9000系列,用Verilog-HDL語言描述其功能。以下給出圖2所示功能的主要描述部分。module PK_SEL ( BUSY, RB1, RB2, FROM_ADC, D_OUT, P_OUT);
input BUSY, RB1, RB2;
output P_OUT;
input [11:0] FROM_ADC;
output [11:0] D_OUT;
wire [11:0] TO_COM;
wire GET_DATA_CLK;
//產生秒脈沖
CNT100 F_4kHz ( RB1, BUSY, F_4k ); // 分頻
CNT100 F_37Hz ( RB1, F_4k, F_37 ); // 分頻
CNT5 F_1Hz ( RB1, F_37, F_7); // 分頻
DELAY_P1 START_DLY ( RB2, RB1, F_7, DLY_05S ); // 延時 0.7 s
DELAY_P2 GENE_SPB( RB2, DLY_05S, F_7, SPB ); // 延時 1 s
GETE_GENE GENE_GP ( G_P, DLY_05S & RB2, SPB ); // 1s 的門脈沖
