Altera在DSPBuilder開發(fā)工具5.1版中實現(xiàn)新的仿真功能
Altera（NASDAQ：ALTR）公司宣布在DSPBuilder 5.1版中為數(shù)字信號處理（DSP）設(shè)計人員提供新的仿真功能。DSP Builder開發(fā)工具5.1版使設(shè)計人員能夠在MathWorks Simulink環(huán)境下仿真導(dǎo)入的HDL設(shè)計,這對于基于模型的設(shè)計是首次實現(xiàn)。高速數(shù)字應(yīng)用設(shè)計人員采用這種新功能,結(jié)合已有的Simulink和DSP Builder模型以及自己基于HDL的設(shè)計,可大大縮短開發(fā)時間。
MathWorks公司信號處理和通信營銷總監(jiān)Ken Karnofsky說：“對于基于模型的設(shè)計,其關(guān)鍵之處在于能夠以基于HDL的模塊來仿真系統(tǒng)。Altera在FPGA上已經(jīng)建立了一個高速DSP開發(fā)平臺,縮短了驗證過程�！�
GE Healthcare高級工程師Jason Katcha評論說：“在我們的CT掃描產(chǎn)品上,DSP Builder幫助我們至少節(jié)省了4個月的開發(fā)時間。采用DSP Builder的HDL導(dǎo)入特性,我們依靠VHDL環(huán)內(nèi)控制來進行高精度系統(tǒng)仿真。DSP Builder幫助我們迅速建立和優(yōu)化控制,我們尤其喜歡其圖形用戶界面、多時鐘域和總線寬度優(yōu)化功能。”
DSP Builder在算法友好環(huán)境中建立DSP設(shè)計的硬件表征,幫助工程師縮短DSP設(shè)計周期。5.1版使設(shè)計人員能夠同時進行多個HDL模型或者Quartus® II軟件設(shè)計工程,為每一個生成一個獨立的仿真模型。設(shè)計人員能夠在同一設(shè)計環(huán)境中,以標準Simulink/DSP Builder模型來仿真HDL模塊。此外,該工具可充分利用和重復(fù)使用現(xiàn)有設(shè)計——這是同時仿真大型控制邏輯或者復(fù)雜狀態(tài)機子系統(tǒng)和DSP Builder DSP數(shù)據(jù)通路的關(guān)鍵。
Altera亞太區(qū)營銷總監(jiān)梁樂觀說：“DSP Builder 5.1以及我們現(xiàn)有的DSP IP組合幫助客戶優(yōu)化其高性能DSP設(shè)計,縮短其開發(fā)時間。同時,最新版本充分利用了Simulink的內(nèi)在仿真特性,在要求嚴格的DSP應(yīng)用中,為設(shè)計人員提供完整的系統(tǒng)設(shè)計流程�！�
價格和供貨信息
在當前DSP Builder訂購中,現(xiàn)在即可提供DSP Builder 5.1版。在/dsp的Altera DSP解決方案中心,可下載DSP Builder工具,進行評估。在,MathWorks現(xiàn)在即可提供Simulink。
