從PCIe探索彈性緩沖器真義
下面以兩個耳熟能詳?shù)慕涌跒槔?來說明彈性緩沖器一般位于控制器中的確切位置。
彈性緩沖器在不同接口中的位置
首先以USB2.0Hub為例。眾所周知,Hub裝置的職責(zé)就是承上啟下,單進(jìn)多出,以擴(kuò)展連接設(shè)備的數(shù)量。USB接口最多可連接127個設(shè)備。而USB2.0的Hub又有別于上一代USB1.1規(guī)格,它將收進(jìn)來的封包去頭去尾,只讀取數(shù)據(jù)本身,然后以局部新的干凈時鐘信號將它輸出。因此,480Mbps可連續(xù)接5階Hub裝置依然保持480Mbps數(shù)據(jù)傳送暢通。
所以,USB2.0 Hub內(nèi)部的重發(fā)器(Repeater)區(qū)塊通常內(nèi)含彈性緩沖器,可用來補(bǔ)償Rcv_Clk及Xmt_Clk兩個時鐘信號差。
再以PCIExpress為例。PCI Express采用內(nèi)置時鐘的8b/10b編碼方式,因此在接收端勢必要構(gòu)建一個時鐘數(shù)據(jù)回復(fù)CDR(Clock Data Recovery)回路,其中的彈性緩沖器也用來補(bǔ)償傳送時鐘f1與接收端時鐘f2的差異。
邏輯上,因為FIFO兩端的時鐘存在差異,最后很有可能發(fā)生溢位(Overflow)或下溢(Underflow)現(xiàn)象。為了避免這種情況,EB彈性緩沖器通常會在特定的時間插入或移除特殊的符號(Symbol)。如此一來,用來補(bǔ)償兩端時鐘的差異就不用考慮額外的問題了。這也是EB彈性緩沖器名稱的由來。
彈性緩沖器的出現(xiàn)甚至可以回溯到60年代。1963年,Maurice Karnaugh獲得這個技術(shù)的專利,只不過當(dāng)時的應(yīng)用是在PCM電話網(wǎng)絡(luò)上。當(dāng)高速傳輸轉(zhuǎn)向串行方式時,EB彈性緩沖器的價值再度顯現(xiàn)。
PCIe中的時鐘差
PCI Express采用的8b/10b編碼,輸出端與接收端時序的同步關(guān)系可看成是一種“源同步”,也是一種“時鐘傳遞”的數(shù)據(jù)傳輸協(xié)議方法。這與過去的PCI或PCI-X采用的共通時鐘方式是截然不同的。
為了方便記憶起見,最為簡單的方法就是將“源同步”看成時鐘與數(shù)據(jù)的合成,都來自于輸出端的驅(qū)動器就可以了。
PCI Express的傳輸速率是 2.5Gbps(波特率),容許的誤差范圍是±300ppm。將它展開數(shù)**算后,即可發(fā)現(xiàn)該總線輸出端允許的頻率范圍就是2.49925GHz～2.50075GHz。如果用單元間距UI(Unit Interval)來計算的話, 2.5Gbps的一個單元間距為400ps,由于有±300ppm的余裕,因此,最壞的情況下應(yīng)該是399.88ps～400.12ps、600ppm的兩端時鐘差。換句話說,經(jīng)過1666個周期,可能位移了一個時鐘。
既然數(shù)據(jù)的寫入與讀取是有差異的,那么勢必要追蹤緩沖器里的數(shù)據(jù)存取狀態(tài),才能避免錯誤的發(fā)生。
EB在PICe中的應(yīng)用
PCI Express為EB彈性緩沖器可以在適當(dāng)?shù)臅r間插入或移除符號,特地規(guī)范了SKP指令集(Ordered-sets),由COM+SKP+SKP+SKP四個編碼后的符號所組成。輸出端則必須在最大容許范圍（也就是600ppm的最壞情況下）輸出SKP指令集,用來補(bǔ)償兩端時鐘差異。
