基于PCI總線的實(shí)時DVB碼流接收系統(tǒng)的硬件設(shè)計(jì)
摘 要：本文介紹了基于PCI專用芯片PCI9054和CPLD的DVB碼流接收系統(tǒng)的硬件設(shè)計(jì)。該設(shè)計(jì)采用了PCI9054+CPLD的數(shù)字處理方案,并采用一種新的方法更高效地利用雙端口RAM,保證了高速、大容量數(shù)據(jù)流的實(shí)時處理。
關(guān)鍵詞：DVB;PCI;CPLD;雙端口RAM;WDM模式
前言
通過PC接收DVB(數(shù)字視頻廣播)碼流已成為一項(xiàng)新的多媒體數(shù)據(jù)接收技術(shù)。因此,設(shè)計(jì)基于PC平臺的DVB碼流接收卡,是數(shù)字廣播電視發(fā)展的需要。
由于DVB傳輸流的平均傳輸速率為6~8MB/s,并且要求保證接收的實(shí)時性,本文選擇了PCI總線,其數(shù)據(jù)傳輸速率最高達(dá)528MB/s (66MHz,64bit),完全滿足大容量高速實(shí)時傳輸系統(tǒng)的需求。另外,系統(tǒng)使用了CPLD,使設(shè)計(jì)方便靈活,易于修改,大大縮短了研制時間,并減少了系統(tǒng)硬件的復(fù)雜度。
系統(tǒng)硬件模塊設(shè)計(jì)概述
系統(tǒng)的硬件框架如圖1所示,整個系統(tǒng)硬件由DVB碼流傳輸接口和總線轉(zhuǎn)換接口組成。整個電路被PCI接口專用芯片PCI9054分為本地總線和PCI總線。
DVB TS流通過符合DVB標(biāo)準(zhǔn)的同步并行接口(SPI)輸入,通過高性能雙端口RAMIDT7006平滑高速數(shù)據(jù)流,在本地總線邏輯控制電路(CPLD)的控制下,采用DMA方式將數(shù)據(jù)經(jīng)過專用的PCI接口芯片,實(shí)現(xiàn)本地總線與PCI總線的可靠通信。
傳輸流接口
DVB碼流傳輸接口是硬件電路的重要組成部分,主要包括符合DVB標(biāo)準(zhǔn)的同步并行接口、由雙端口RAM構(gòu)成的高速數(shù)據(jù)緩沖區(qū)和基于CPLD的本地總線主控邏輯電路三個部分。完成對各邏輯模塊間的時序和邏輯控制(CPLD的開發(fā))是電路設(shè)計(jì)的難點(diǎn)。
PCI接收卡TS流輸入接口
依照MPEG/DVB 規(guī)范要求,本文選取了SPI。SPI接口是一個符合MPEG/DVB規(guī)范的輸入/輸出接口,適于短距離或中等距離設(shè)備間的連接,接口采用25引腳D型接插件,有11對為平衡輸入或輸出,其中包括8對數(shù)據(jù)(差分?jǐn)?shù)據(jù)),1對時鐘,1對數(shù)據(jù)有效(即指出有效的數(shù)據(jù)位置)和l對包同步引腳,而且要同時傳送時鐘與數(shù)據(jù)同步信號。
基于雙端口RAM的
高速緩存電路
在高速數(shù)據(jù)采集和處理系統(tǒng)中,高速并行數(shù)據(jù)接口的設(shè)計(jì)占有非常重要的地位。利用高性能雙端口RAM能夠方便地構(gòu)成各種工作方式的高速數(shù)據(jù)傳送接口。雖然PCI9054中存在雙向FIFO,但是存儲空間較小,并且本系統(tǒng)屬于高速數(shù)據(jù)采集和處理系統(tǒng),為了保證數(shù)據(jù)通路的順暢,系統(tǒng)采用了IDT公司的IDT7006構(gòu)成高速數(shù)據(jù)緩沖區(qū),以保證將DVB傳輸流高效平穩(wěn)地送至PCI接口。
IDT7006為16K×8bit靜態(tài)雙口RAM,允許兩個(左、右)端口同時讀寫數(shù)據(jù),每個端口具有獨(dú)立的控制信號線,地址線和數(shù)據(jù)線,是真正的雙口RAM。IDT7006的內(nèi)部是一個存儲器陣列,用于數(shù)據(jù)存儲,并為左右端口共用,但是,當(dāng)兩個端口對雙口RAM的同一個地址單元存取時,將會發(fā)生讀寫錯誤。因此,當(dāng)兩個端口對同一地址單元同時存取數(shù)據(jù)時,其中一個端口要處于等待狀態(tài)。
