CoolRunner-IICPLD同時提供高性能和低功耗
快速零功率（FZP）技術(shù)
快速零功率是在CoolRunner XPLA3和CoolRunner-II 器件中采用的專利技術(shù),利用這一技術(shù)可設(shè)計中高速、低功耗的可編程邏輯器件。這一技術(shù)替代了競爭CPLD產(chǎn)品中使用的讀出放大器（Sense Amplifier）技術(shù),代表了可編程邏輯設(shè)計方法的一大突破,可使系統(tǒng)電流需求降到最低,幾乎不消耗閑置電流,并且允許采用小型的芯片級封裝。FZP技術(shù)在1.8V及更低電壓時的性能高于讀出放大器技術(shù),而且基于讀出放大器的CPLD不能有效地采用0.18微米的工藝。由于采用了FZP技術(shù),使CoolRunner-II的閑置功耗小于1.8V×100μA=180μW。
高級接口標(biāo)準(zhǔn)支持
CoolRunner-II高級I/O接口功能可滿足范圍廣泛的產(chǎn)品應(yīng)用對系統(tǒng)連接的各種要求,包含了物理接口和使系統(tǒng)接口帶寬最大化的協(xié)議,提供目前消費類CPLD中最快和最靈活的電氣接口。它提供了DataGate這樣的針對電源管理的可編程開/關(guān)切換接口,以及象LVTTL、LVCMOS、HSTL和SSTL這樣的高級接口,從而支持與外部高性能存儲器和其他邏輯設(shè)備間的無縫連接。CoolRunner-II CPLD中包括的另外一功能是史密特（Schmitt)觸發(fā)器輸入（也稱為輸入滯回）,使模擬器件接口更容易,可以加快信號的轉(zhuǎn)換和降低功耗。史密特觸發(fā)器輸入還可用來構(gòu)成一個簡單的振蕩器電路。這減少了器件成本,從而進(jìn)一步降低了成本。
時鐘管理功能
在當(dāng)今快速發(fā)展的高技術(shù)電子設(shè)計中,為達(dá)到所需要的性能和降低功耗,時鐘管理變得越來越重要。為迎接這一挑戰(zhàn),CoolRunner-II CPLD同時提供了用于提高性能的時鐘倍頻和用于電源管理的時鐘分頻功能。通過借鑒處理器電池節(jié)約的做法,CoolRunner-II系列提供了一項獨特的功能,Xilinx稱之為CoolCLOCK。CoolCLOCK結(jié)合了時鐘分頻器和時鐘倍頻器,可將輸入時鐘除2,然后輸出時再加倍,從而在降低內(nèi)部功耗的同時保持同樣的性能。
保障設(shè)計安全性
系統(tǒng)設(shè)計人員為保護(hù)他們的設(shè)計代碼不被別人非法竊取,需要有效的保障設(shè)計安全的技術(shù)。CoolRunner-II提供了內(nèi)嵌于器件層并分散在整個芯片中的四級設(shè)計安全性,使非法的竊取幾乎不可能。
