從FPGA中的ASIC單元到ASIC中的FPGA單元
在ASIC中的FPGA核
由于片上系統(tǒng)需要大量的投資,修改設(shè)計(jì)對很多用戶來說超出其能力。驗(yàn)證工具雖然可以及時(shí)查出設(shè)計(jì)的錯(cuò)誤,但是概念上的錯(cuò)誤,或者改變預(yù)想的功能對于已近完成的設(shè)計(jì)來說可能是顛覆性的。這就促使人們把設(shè)計(jì)中有爭議的模塊放入到可編程邏輯中去,并且預(yù)留一定的空間用作將來做設(shè)計(jì)調(diào)整。
直到今年,一片獨(dú)立的可編程芯片仍是解決上述問題的唯一辦法。但是現(xiàn)在情況有了改變,歷史頗長的FPGA生產(chǎn)商Actel和新的IP生產(chǎn)商Adaptive Silicon涉足了這個(gè)領(lǐng)域,這兩家公司都提供可嵌入在系統(tǒng)級(jí)芯片設(shè)計(jì)中的用于改變已完成芯片的功能的內(nèi)核。
Actel的VariCore EPGA(嵌入式FPGA)邏輯模塊就是為ASIC和ASSP提供可調(diào)整的可再編程特性的FPGA內(nèi)核,與該公司以往的產(chǎn)品不同。該模塊采用0.18微米的CMOSSRAM工藝技術(shù)設(shè)計(jì),其新的版本將用更先進(jìn)的工藝（見圖１）。
在VariCore EPGA這個(gè)新內(nèi)核中,Actel公司沒有使用其現(xiàn)有的以反熔絲為基礎(chǔ)的架構(gòu),也沒有使用其最近才獲得的Gatefield技術(shù),而是采用了從最底層一直到嵌入式的片上系統(tǒng)的架構(gòu)。
根據(jù)該公司講,這個(gè)辦法帶來以下的結(jié)果：
＊可提供最小的片上可再編程的片上系統(tǒng)的晶片面積;
＊比標(biāo)準(zhǔn)的FPGA更優(yōu)秀的性能與晶片面積比;
＊比標(biāo)準(zhǔn)的軟件IP更優(yōu)秀的性能與功耗比。
另外,它適用于標(biāo)準(zhǔn)的設(shè)計(jì)流程并且得到許多主要的獨(dú)立晶圓廠商支持,如中國TW的聯(lián)電（UMC）和臺(tái)積電（TSMC）,新加坡的特許半導(dǎo)體（Chartered Semiconductor）。
Adaptive Silicon公司的MSA2500可編程邏輯內(nèi)核是一個(gè)基于算術(shù)邏輯單元（ALU）架構(gòu)的多尺度的陣列。根據(jù)生產(chǎn)商的說法,這種架構(gòu)映射數(shù)據(jù)通道的功能要優(yōu)于傳統(tǒng)的可編程邏輯架構(gòu)。
基本的架構(gòu)塊是由64個(gè)四位ALU組成,稱為Hex模塊,Hex模塊可以按照矩形方式連接,推薦采用4x4的矩陣,容量取決于MSA矩陣的尺寸和要實(shí)現(xiàn)的邏輯類型。
對于高階的算術(shù)函數(shù),4x4的矩陣將達(dá)到近25000ASIC門的密度,對于隨機(jī)的邏輯控制函數(shù),密度可以與查找表結(jié)構(gòu)相比,或者約為算術(shù)函數(shù)密度的一半。
MSA2500技術(shù)已制成測試芯片,采用LSILogic的0.18微米G12工藝生產(chǎn)。測試芯片隨后將在TSMC的0.18微米工藝生產(chǎn)。設(shè)計(jì)許可證以30萬美金開始,每年最少大約5萬美金,單獨(dú)用戶對軟件的可變許可證費(fèi)用是每年5萬美金。
工藝進(jìn)展
Altera公司將從TSMC的工藝進(jìn)展中獲益,它的Apex EP20K400E器件已經(jīng)在0.18微米工藝的300毫米晶片的新線上生產(chǎn)。因?yàn)樯a(chǎn)線的增長,兩個(gè)公司都希望產(chǎn)量能擊敗現(xiàn)有的200毫米的線。對于大的芯片,如高端的FPGA,更大晶片
