封裝技術(shù)的革新為模擬產(chǎn)品體積的縮小開辟了道路
---- 當(dāng)電源電壓降低到5 V以下時,模擬集成電路的芯片尺寸已經(jīng)有了相當(dāng)程度的縮小。芯片的縮小和電壓的降低,也為縮小所占用的底面積 ( footprint ) 創(chuàng)造了條件。
---- 小封裝的優(yōu)越性
---- 向較小底面積的方向改進(jìn)所帶來的好處,有些方面十分明顯,;例如可以減少線路板的面積。然而改進(jìn)后所帶來的其它一些好處比較起來則不容易被人們看清。例如,較小的底面積縮短了引出線的長度,可以縮短信號傳輸?shù)穆烦?從而減少了連接線的電感。小型化的封裝可以使器件得以安裝在更靠近電源的地方。小的底面積還有利于器件的分解 ( disintegration ) 對于大型,復(fù)雜電子產(chǎn)品可以帶來更大程度的靈活性等等。
---- 分解可以創(chuàng)造一個機(jī)會,便于從ASIC或組成模塊的設(shè)計中抽出一部分功能。分解可以使專用的或關(guān)鍵的構(gòu)造部件更加具有可重用性,從而改善了系統(tǒng)產(chǎn)品的靈活性。采用正確的處理過程對每一個功能進(jìn)行優(yōu)化,才能獲得最佳的電子產(chǎn)品性能。
---- 當(dāng)SOIC剛剛被開發(fā)出來的時候;如果采用它,半導(dǎo)體制造商和器件的用戶（包括電子系統(tǒng)開發(fā)和制造人員）都需要改換設(shè)備,因此SOIC推廣應(yīng)用的過程十分緩慢而艱辛。然而一旦當(dāng)這兩方面的設(shè)備獲得改造,SOIC獲得產(chǎn)業(yè)界的接納以后,SOIC的派生品種例如SOT和SC70的推廣應(yīng)用就十分迅速了。SOIC推廣應(yīng)用緩慢的教訓(xùn)在產(chǎn)業(yè)界的記憶猶新。產(chǎn)業(yè)界一直堅守0.5mm這一焊接點(diǎn)之間的傳統(tǒng)的節(jié)距;一直到用戶都更新了他們的元器件安裝設(shè)備 ( pick-and-place equipment ) 和光學(xué)控制系統(tǒng)以后,情況才會有所改變。
---- 電子系統(tǒng)設(shè)計人員要求減少的是底面積,不是封裝的尺寸。另一方面BiCMOS和CMOS加工技術(shù)的進(jìn)步也打破了技術(shù)上的平衡。焊接點(diǎn)的設(shè)計規(guī)則縮小的程度沒有有源器件或連接線設(shè)計規(guī)則縮小的那么快。對于集成電路來說,芯片面積是由核心功能來限制,還是由焊接點(diǎn)的安排來限制之間的平衡就被打破了。插圖中的照片顯示了各種封裝形式（包括一些老的封裝和一些新的封裝）的底面積和芯片尺寸的比例關(guān)系。
