SIC的非重發(fā)性設(shè)計成本（NRE）與設(shè)計時間高得驚人。在130納米工藝水平下,ASIC的NRE為1千萬美元或更多,設(shè)計ASIC芯片所需時間一般為12～18個月。此外,芯片技術(shù)規(guī)范中還包含有關(guān)應(yīng)用適應(yīng)性的內(nèi)容。推動適應(yīng)性需求的幾項因素包括：*ASIC芯片的設(shè)計周期在一年以上。在此期間,目標市場的通常會發(fā)生顯著的變化;*有關(guān)標準,尤其是關(guān)于通信設(shè)備的標準迅速演進;*產(chǎn)品細分,尤其是從同一平臺衍生出來的多種產(chǎn)品;*后繼產(chǎn)品中的硬件重用。在設(shè)計復(fù)
S
IC的非重發(fā)性設(shè)計成本（
NRE）與設(shè)計時間高得驚人。在130納米工藝水平下,A
SIC的NRE為1千萬美元或更多,設(shè)計A
SIC芯片所需時間一般為
12～18個月。此外,芯片技術(shù)規(guī)范中還包含有關(guān)應(yīng)用適應(yīng)性的內(nèi)容。推動適應(yīng)性需求的幾項因素包括：
* ASIC芯片的設(shè)計周期在一年以上。在此期間,目標市場的通常會發(fā)生顯著的變化;
* 有關(guān)標準,尤其是關(guān)于通信設(shè)備的標準迅速演進;
* 產(chǎn)品細分,尤其是從同一平臺衍生出來的
多種產(chǎn)品;
* 后繼產(chǎn)品中的硬件重用。
在設(shè)計復(fù)雜的片上系統(tǒng)（
SoC）時,設(shè)計者正在從ASIC方案轉(zhuǎn)向在時間和資金資源方面更為經(jīng)濟的替代方案。Gartner Dataquest預(yù)測,在
2002年到2007年間,ASIC銷售綜合年增長率將為8.4%。但Dataquest的ASIC、SoC和FPGA市場調(diào)查首席分析師Bryan Lewis指出,更為重要的是,以ASIC設(shè)計開始的項目數(shù)量將繼續(xù)下滑,將會從1997年的
11000多下降到2006年的不足4000。與此形成鮮明對照,iSuppli的一項研究則預(yù)計FPGA市場將以更大的兩位數(shù)年增長率持續(xù)增長：
2003年為15.9%,
2004年為25.6%,2005年則為26.4%。為進一步說明芯片設(shè)計領(lǐng)域向FPGA設(shè)計的轉(zhuǎn)移,Hier Design的Jackson Kreiter,在2003年9月1日的EEdesign上的文章《為什么EDA不能忽視FPGA》中指出：“在2002年,有90 000個以FPGA開始的設(shè)計,與以ASIC開始的設(shè)計相比,其比率達到
10:1以上�！�
為減輕ASIC設(shè)計遭遇的困境,賽靈思公司（Xilinx）開發(fā)了一種新的FPGA架構(gòu),稱為ASMBL,即面向特定領(lǐng)域應(yīng)用的組合
模塊架構(gòu)。使用這種新架構(gòu),用戶就可以通過選取最佳特性和功能組合,快速且經(jīng)濟地實現(xiàn)面向多個專門領(lǐng)域的FPGA平臺應(yīng)用。
ASMBL是什么
ASMBL通過使用獨特的基于列的結(jié)構(gòu)（見圖1）,實現(xiàn)了支持多專門領(lǐng)域應(yīng)用平臺的概念。每列代表一個具有專門功能的硅子系統(tǒng),如邏輯資源、存儲器、I/O、DSP、處理、硬IP和混合信號等。賽靈思公司通過組合不同功能列,組裝成面向特定應(yīng)用類別的專門領(lǐng)域FPGA（與專用不同,專門是指一項單一應(yīng)用）。典型領(lǐng)域可能包括邏輯密集型、存儲密集型或處理密集型領(lǐng)域。例如,用于圖像處理的處理密集型芯片可能會含有較多的DSP專門功能列,而一個面向邏輯領(lǐng)域應(yīng)用的芯片則不然。
著重解決技術(shù)問題
ASMBL架構(gòu)從兩個級別對設(shè)計進行了提升,一是解決基于應(yīng)用領(lǐng)域的設(shè)計問題,二是解決在傳統(tǒng)ASIC和FPGA設(shè)計中都存在的一些技術(shù)約束問題。特別指出,ASMBL成功地緩解了與I/O和陣列相關(guān)性、電源和地分布,以及硬IP縮放相關(guān)的約束問題。
