今天的高速數(shù)字產(chǎn)品設(shè)計(jì)工程師面臨著難以應(yīng)對(duì)的測(cè)量挑戰(zhàn)。首先,他們必須在近乎苛刻的項(xiàng)目進(jìn)度和預(yù)算條件下,使所設(shè)計(jì)的產(chǎn)品達(dá)到前所未有的響應(yīng)能力、功能和可靠性;同時(shí),在越來越復(fù)雜的系統(tǒng)中,設(shè)計(jì)缺陷有可能僅在多個(gè)子系統(tǒng)和軟件的互動(dòng)下實(shí)時(shí)產(chǎn)生。面對(duì)這些困難的驗(yàn)證挑戰(zhàn),現(xiàn)場(chǎng)可編程門陣列（FPGA）這種數(shù)字設(shè)計(jì)中的新核心器件在調(diào)試和驗(yàn)證過程中起著越來越重要的作用。通過采用片上技術(shù),FPGA將能適應(yīng)當(dāng)前和未來驗(yàn)證的關(guān)鍵要求。FPG
今天的高速數(shù)字產(chǎn)品設(shè)計(jì)工程師面臨著難以應(yīng)對(duì)的測(cè)量挑戰(zhàn)。首先,他們必須在近乎苛刻的項(xiàng)目進(jìn)度和預(yù)算條件下,使所設(shè)計(jì)的產(chǎn)品達(dá)到前所未有的響應(yīng)能力、功能和可靠性;同時(shí),在越來越復(fù)雜的系統(tǒng)中,設(shè)計(jì)缺陷有可能僅在多個(gè)子系統(tǒng)和軟件的互動(dòng)下實(shí)時(shí)產(chǎn)生。面對(duì)這些困難的驗(yàn)證挑戰(zhàn),現(xiàn)場(chǎng)可編程門陣列（FPGA）這種數(shù)字設(shè)計(jì)中的新核心器件在調(diào)試和驗(yàn)證過程中起著越來越重要的作用。通過采用片上技術(shù),FPGA將能適應(yīng)當(dāng)前和未來驗(yàn)證的關(guān)鍵要求。
FPGA重要性的上升可歸結(jié)于諸多因素。FPGA能提供眾多特性和實(shí)現(xiàn)高集成度,其使用范圍在幾年前就已經(jīng)遠(yuǎn)遠(yuǎn)超出了人們的想像。對(duì)于AS
IC設(shè)計(jì),采用FPGA作設(shè)計(jì)原型的占有很高的百分比。FPGA提供可編程的輸入/輸出（I/O）,大量用戶可定義的邏輯,以及許多無需特許的內(nèi)核,使設(shè)計(jì)工程師能以相對(duì)低的開發(fā)成本實(shí)現(xiàn)多種多樣的設(shè)計(jì)。隨著邏輯密度的增加,單片F(xiàn)PGA 設(shè)計(jì)就可能包含過去要占用整塊電路板的子系統(tǒng)或系統(tǒng)。收縮IC工藝幾何學(xué)使FPGA成為采用新高速總線的試驗(yàn)場(chǎng)。FPGA設(shè)計(jì)能在
200MHz以上運(yùn)行,在單片器件中實(shí)現(xiàn)多時(shí)域。有了FPGA,設(shè)計(jì)工程師就可采用新出現(xiàn)的高速標(biāo)準(zhǔn),如
PCIExpress和 SATA,其開發(fā)成本只是ASIC的一個(gè)零頭。
FPGA 可重編程的固有特性改變了產(chǎn)品的開發(fā)過程。開發(fā)ASIC的設(shè)計(jì)工程師們一直依賴于用眾多的仿真來驗(yàn)證設(shè)計(jì)。在制作完成第一片ASIC后,再作更改將是費(fèi)時(shí)且代價(jià)高昂的。新一輪的設(shè)計(jì)可能要花3個(gè)月時(shí)間。與之相反,FPGA是可重編程的。在把最初設(shè)計(jì)下載到FPGA后,如果發(fā)現(xiàn)芯片存在設(shè)計(jì)缺陷,即可在幾小時(shí)內(nèi)改動(dòng)設(shè)計(jì)和重編程FPGA,并且不需要追加經(jīng)費(fèi)。對(duì)于采用FPGA技術(shù)的設(shè)計(jì)工程師們來說,這是一項(xiàng)極重要的優(yōu)點(diǎn)。
可重編程的固有特性對(duì)設(shè)計(jì)工程師們的產(chǎn)品開發(fā)方式有著重大影響。由于FPGA能很快地開發(fā)和修改,因此易于對(duì)元件作最終定義。除此之外,開發(fā)者也經(jīng)常用FPGA對(duì)系統(tǒng)其他部分的缺陷作最終修正。FPGA往往被放置在設(shè)計(jì)工程師們最易融入新特性的位置。由于這些原因,FPGA的定義將保持流動(dòng)。
這一流動(dòng)性也把設(shè)計(jì)工程師們對(duì)FPGA快速開發(fā)設(shè)計(jì)和進(jìn)行測(cè)試的巨大壓力放置到其所處的系統(tǒng)中。在仿真扮演重要角色時(shí),使用FPGA的設(shè)計(jì)工程師通常很早就能轉(zhuǎn)到原型。并且在幾分鐘內(nèi)找到電路中的缺陷,而仿真則會(huì)花數(shù)日、數(shù)周,甚至數(shù)月的時(shí)間。當(dāng)在電路中測(cè)試FPGA時(shí),邏輯分析儀是關(guān)鍵角色,通過實(shí)時(shí)測(cè)量提供FPGA行為至關(guān)重要的信息。在設(shè)計(jì)工程師們發(fā)現(xiàn)問題后,他們即可改動(dòng)設(shè)計(jì),把它下載到FPGA中,然后進(jìn)行新的測(cè)量。采用這種方法,設(shè)計(jì)工程師們可在開發(fā)階段經(jīng)歷數(shù)十次設(shè)計(jì)和實(shí)時(shí)測(cè)量的反復(fù)。
雖然這種方法在過去是很有效的,但隨著時(shí)間的流逝,FPGA所包容的邏輯量變得越來越大和越來越復(fù)雜。1990年代所測(cè)的大FPGA尚在約
100000門的范圍。而今天的 FPGA能達(dá)到百萬門。隨著用戶邏輯的增加,基于內(nèi)核的設(shè)計(jì)變得更為誘人。
除控制邏輯外,FPGA通常也用于數(shù)據(jù)流設(shè)計(jì)。用戶可能融有一個(gè)PCI內(nèi)核,或是一個(gè)提供從工業(yè)標(biāo)準(zhǔn)總線至專利內(nèi)部總線橋接的內(nèi)核。設(shè)計(jì)工程師可能用阻塞RAM實(shí)現(xiàn)若干內(nèi)部緩沖。也可能設(shè)計(jì)是由FPGA中的嵌入處理器或
DSP實(shí)現(xiàn)。這只不過是少數(shù)幾種內(nèi)核選擇。
