瑞薩RX內(nèi)核設(shè)計實現(xiàn)高代碼效率
瑞薩科技已完成了一個新型CISC（復雜指令集計算機）CPU架構(gòu)設(shè)計，它將在瑞薩未來一代CISC微控制器（MCU）的代碼效率、處理性能和功耗方面發(fā)揮作用。采用了新型架構(gòu)的產(chǎn)品將以“RX”系列命名。
新推出的RX是瑞薩第一個eXtreme MCU內(nèi)核系列。今天的嵌入式系統(tǒng)需要采用更先進的技術(shù)和更復雜的設(shè)計，以支持產(chǎn)品的更高性能和多種功能。因此，隨著系統(tǒng)復雜性和程序規(guī)模的增加，MCU必須運行得更快和更有效率，以便實時執(zhí)行大型應(yīng)用程序。
新型RX架構(gòu)實現(xiàn)了一些重要特性：
1. 最高工作頻率:200MHz
2. 處理性能（MIPS/MHz）：1.25 MIPS/MHz（Dhrystone v2.1基準)
3. 高代碼效率：與現(xiàn)有產(chǎn)品相比目標代碼量減少了30%
4. 低功耗: 0.03 mA/MHz
5. 低功耗: 0.03 mA/MHz
采用CISC指令的新型RX架構(gòu)將提供這些性能，同時將瑞薩現(xiàn)有的CISC架構(gòu)統(tǒng)一成單一平臺。新的平臺將兼容現(xiàn)有的CISC產(chǎn)品。瑞薩預(yù)計第一款增強型MCU將于2009年第二季度面市，其主要目標市場包括辦公自動化、數(shù)字消費類電子產(chǎn)品和工業(yè)系統(tǒng)。
< RX架構(gòu)主要特性的其他細節(jié) >
· 快速、高性能CPU——新型架構(gòu)可實現(xiàn)200MHz的高速運行，每個時鐘周期可以同時處理更多的指令：Dhrystone v2.1基準測得的結(jié)果為1.25MIPS/MHz。
該新型CPU采用了哈佛（Harvard）架構(gòu)，可以提供獨立的地址和數(shù)據(jù)通道，有助于實現(xiàn)一個周期內(nèi)的指令執(zhí)行和數(shù)據(jù)存取。這種單周期能力已通過現(xiàn)場使用瑞薩MCU進行了測試和驗證。新型架構(gòu)通過對寄存器、指令和地址模式的有效利用而進行了充分的優(yōu)化。此外，它還有16個32位通用寄存器，有助于CPU處理所有可用寄存器的數(shù)據(jù)和地址。
· 片上浮點單元——為了實現(xiàn)先進的實時控制和多媒體應(yīng)用，RX CPU集成了一些關(guān)鍵功能，如乘、加、除和乘/加算法。它還采用了一個用來處理多種數(shù)據(jù)類型的符合IEEE754的32位單精度浮點處理單元（FPU）。該FPU可縮短數(shù)據(jù)處理任務(wù)、循環(huán)次數(shù)所需的數(shù)學計算的計算時間，以及任何發(fā)生事件的響應(yīng)時間。
· 非常高效的代碼利用率——RX CPU內(nèi)核有4GB的地址空間，可支持包括索引寄存器和后增量寄存器間接等十二種類型地址模式。新型CPU內(nèi)核支持1至9個字節(jié)的字節(jié)單元可變長度執(zhí)行指令。它可以將1或2個字節(jié)指令分配給最常用的功能。所有這些增強都可以編譯較小程序存儲空間的應(yīng)用代碼，從而降低了總系統(tǒng)成本。
· 低功耗——新開發(fā)的將用來制造RX架構(gòu)MCU的90 nm工藝是一種低功耗、低漏電技術(shù)。當CPU處于全速運行狀態(tài)時，邏輯和電路設(shè)計的改進有助于新型架構(gòu)在激活模式下實現(xiàn)0.03mA/MHz或更低的功耗。
· 兼容性和可擴展性——為了向客戶提供更高性能的MCU或其他可兼容器件的無縫升級路徑，瑞薩計劃為所有采用RX架構(gòu)的器件提供一整套開發(fā)工具。新的工具鏈有望簡化系統(tǒng)設(shè)計和應(yīng)用代碼的移植，因此客戶可以用更少的時間完成新產(chǎn)品的開發(fā)。新的工具鏈包括一個可保證代碼復用的C編譯器，從而保護了客戶在H8和M16C系列上的投資。
相關(guān)信息：
CISC代表“復雜指令集計算機”。這種類型的CPU架構(gòu)可通過采用復雜指令提高控制處理性能和代碼效率。與RISC（精簡指令集計算機）相比，CISC是一種通過采用簡化指令集和高速技術(shù)來增加數(shù)據(jù)處理效率的CPU架構(gòu)。
代碼效率: 一種程序簡潔性指數(shù)。目標代碼效率越高，存儲程序所需的存儲空間越少。
