emBISTRxBIST/BISR解決方案全面優(yōu)化內(nèi)存子系統(tǒng)空間并提供更高的芯片良率與測試品質(zhì)ARM于今（24）日宣布推出新款先進emBISTRx嵌入式內(nèi)存測試與修復系統(tǒng)。該系統(tǒng)與ARMAdvantage及Metro內(nèi)存編譯器緊密整合，而該兩項內(nèi)存編譯器均為Artisan實體層IP系列中的一員。此款ARM推出的全工嵌入式內(nèi)存子系統(tǒng)，整合了內(nèi)建自我測試（Best-in-Self-Test,BIST）及內(nèi)建自我修復（Best-in-Self-Repair,BISR）IP，使Advantage與Metro系列內(nèi)存在邁入45
emBISTRx BIST/BISR解決方案全面優(yōu)化內(nèi)存子系統(tǒng)空間
ONT>并提供更高的芯片良率與測試品質(zhì)
ARM 于今（
24）日宣布推出新款先進emBISTRx
spt="75" coordsize="21600,21600">嵌入式內(nèi)存測試與修復系統(tǒng)。該系統(tǒng)與ARM Advantage及Metro內(nèi)存編譯器緊密整合，而該兩項內(nèi)存編譯器均為Artisan實體層
IP系列中的一員。此款ARM推出的全工嵌入式內(nèi)存子系統(tǒng)，整合了內(nèi)建自我測試（Best-in-Self-Test, BIST）及內(nèi)建自我修復（Best-in-Self-Repair, BISR）IP，使Advantage與Metro系列內(nèi)存在邁入45納米、65納米及90納米制程時，能提高整體芯片良率、降低芯片成本、提高獲利，以及增進制造測試的品質(zhì)。
在納米設(shè)計的時代，內(nèi)存內(nèi)容增加至數(shù)千個記憶單元（instance），導致系統(tǒng)單芯片（System-on-chip,
SoC）開發(fā)業(yè)者在管理
功率、效能及尺寸等設(shè)計參數(shù)的管理上，面臨各個方面的挑戰(zhàn)。另一個主要的影響則是生產(chǎn)力的開發(fā)，以確保良率的提升及高品質(zhì)的測試。
先進的ARM emBISTRx系統(tǒng)使用一套階層式分散架構(gòu)，有別于目前采用專屬控制器支持各別內(nèi)存類型的模式。ARM解決方案透過一套集中式的共享BIST/BISR控制器，管理不同尺寸與類型的緩存器檔案與內(nèi)存，以及置于內(nèi)存單元旁的智能型包裝器。ARM整合模式的利益在于能夠在控制器、包裝器及內(nèi)存宏間，針對測試與修復邏輯進行最佳化分割，以降低整體內(nèi)存子系統(tǒng)占用的空間。相較于傳統(tǒng)的設(shè)計方法，依照設(shè)計與建置方式的不同，該架構(gòu)平均可減少20%至30%的系統(tǒng)尺寸。
此外，ARM emBISTRx解決方案有效降低了互連與配線擁塞的情況，進而節(jié)省空間并達到更快的時序收斂。這種節(jié)省空間的架構(gòu)模式，使開研發(fā)業(yè)者能在有限的時間內(nèi)，針對時序關(guān)鍵途徑進行最佳化，并支持全速模式測試，以因應消費者及企業(yè)快速變遷的重要需求。
為了提高設(shè)計生產(chǎn)力，ARM emBISTRx系列加入一套自動化工具，能將BIST/BISR內(nèi)建并整合至設(shè)計方案中，進而縮短建置時間并排除各種設(shè)計錯誤。ARM emBISTRx系統(tǒng)與ARM內(nèi)存編譯器緊密結(jié)合，為開發(fā)業(yè)者提供一套簡單易用的解決方案，以建置ARM嵌入式內(nèi)存子系統(tǒng)。
除了傳統(tǒng)鎖定標準內(nèi)存錯誤類型外，ARM emBISTRx系統(tǒng)還包含許多算法，能偵測納米技術(shù)中實際的硅組件瑕疵，如漏電、微弱位（weak bits），以及
其它因低良率而導致的細微反應，如短路與開路。偵測型BIST算法能減少測試失效的可能性，讓高產(chǎn)量產(chǎn)品能節(jié)省數(shù)百萬美元的成本。ARM emBISTRx 系統(tǒng)特別針對ARM的內(nèi)存冗余架構(gòu)進行調(diào)校，而該架構(gòu)則以內(nèi)存瑕疵資料、細胞單元良率（bit-cell yields），以及相關(guān)晶圓廠的建議資料作為基礎(chǔ)。
