1、采用哈佛結(jié)構(gòu),分開的程序存儲器和數(shù)據(jù)存儲器。
2、用于單指令流多數(shù)據(jù)流(SIMD)作業(yè)的特殊指令集。
3、可進行并行處理,但不支援多任務(wù)。
4、用於宿主環(huán)境時可作為直接存儲器訪問(DMA )設(shè)備運作.
5、從模數(shù)轉(zhuǎn)換器(ADC)獲得數(shù)據(jù),最終輸出的是由數(shù)模轉(zhuǎn)換器(DAC)轉(zhuǎn)換為模擬信號的數(shù)據(jù)。
最基本的特征是:
1)能夠在一個指令周期內(nèi)實現(xiàn)一次或多次乘法累加(MAC)運算。所以,在DSP中集成了多個乘法累加運算單元,可以進行并行乘法累加運算。
2)能夠在一個指令周期內(nèi)完成對存儲器的多次讀取。所以,在DSP中集成了多個片內(nèi)總線和多端口片內(nèi)存儲器。
3)為了加快處理器中的運算,在DSP中集成了多個地址產(chǎn)生單元,以支持循環(huán)尋址和位翻轉(zhuǎn)尋址。
4)處理器中的運算大多是重復(fù)的運算,為了方便使用,大部分DSP都支持這種重復(fù)運算,而不用額外編寫重復(fù)運算的指令。
5)大部分DSP都提供多個串行或并行I/O接口,以及特別I/O接口來處理特殊的數(shù)據(jù),以降低成本和提高輸出/輸入性能。
根椐資料的介紹,數(shù)字信號處理器的選擇有以下幾條原則,綜述如下:
1)算法格式 定點算法動態(tài)范圍較小,如16位的定點算法,動態(tài)范圍只有96dB,容易出現(xiàn)溢出問題,但是成本低,功耗低。所以大多數(shù)的數(shù)字信號處理器都是定點的,約占67%。浮點算法動態(tài)范圍較大,如32位的浮點算法,動態(tài)范圍有1536dB,處理速度大大高于定點的,總線寬度也比定點的寬,容易編程,但是成本較高,功耗也較大。浮點數(shù)字信號處理器大都用在高檔產(chǎn)品上。
2)數(shù)據(jù)寬度 所有的浮點DSP都是32位寬度的,而定點DSP大多數(shù)是16位寬度的,也有24位的,如Motorola的DSP563xx系列;而Zoran 公司的ZR3800系列,則是20位的。數(shù)據(jù)寬度直接影響到DSP芯片的大小、封裝管腳的數(shù)量和外圍存儲器的容量,因此也直接影響到DSP的成本。
3)速度 速度是選用DSP最重要的考慮因素。DSP的速度通常是指令周期的時間,也有指進行核心功能如FIR或 IIR濾波器的運算時間。有些DSP采用特大指令字組(VLIW)的結(jié)構(gòu),在一個周期內(nèi)可執(zhí)行多條指令。它和時鐘的工作頻率有密切關(guān)系。