SHARC處理器的起源和演進(jìn)
引言
說到要求超高性能的前沿應(yīng)用,就不得不提起ADI公司的SHARC處理器。隨著更高動態(tài)范圍、更高性能和更低成本等市場壓力的與日俱增,各種應(yīng)用對浮點(diǎn)處理器的需求也在不斷增加。本文將介紹第一款SHARC處理器背后的歷史,并討論其架構(gòu)的創(chuàng)新,這使得這款處理器在18年的數(shù)字信號處理歷史中一直處于領(lǐng)先的地位。
SHARC處理器的歷史——第一步
“SHARC”是超級哈佛架構(gòu)(Super Harvard ARChitecture)的縮寫,是ADI公司為他們的浮點(diǎn)處理器起的名字。SHARC處理器在標(biāo)準(zhǔn)哈佛架構(gòu)基礎(chǔ)上作了改進(jìn),不僅方便了PM(程序存儲器)總線上的數(shù)據(jù)傳送,并通過增加一個指令緩存優(yōu)化了基于緊密循環(huán)的計(jì)算過程的吞吐性能。改進(jìn)后的架構(gòu)能夠同時存取數(shù)據(jù)和系數(shù),并同時從指令緩存執(zhí)行所選的指令,從而高效地實(shí)現(xiàn)了處理器的三總線操作模式。
大家知道,SHARC處理器最早起源于ADSP-21020。這個浮點(diǎn)單指令單數(shù)據(jù)(SISD)DSP實(shí)際上是一個不帶嵌入式存儲器或外設(shè)的獨(dú)立計(jì)算內(nèi)核。PM和DM(數(shù)據(jù)存儲器)存儲空間是通過連接到SRAM芯片的外部總線進(jìn)行訪問的,通過JTAG接口對處理器進(jìn)行編程和調(diào)試。
ADSP-21020可以在33MHz時鐘頻率下工作,執(zhí)行單周期指令。ADSP-21020可以利用80位累加器完成32位或40位浮點(diǎn)和32位定點(diǎn)運(yùn)算,是ADI公司在1991年推向市場的突破性產(chǎn)品。這種內(nèi)核技術(shù)是ADI公司對浮點(diǎn)性能和創(chuàng)新做出承諾的起始點(diǎn)。
ADSP-21020架構(gòu)
ADSP-21020評估系統(tǒng)：注意用于PM和DM空間的外部DIPSRAM組
集成與創(chuàng)新：SHARC的誕生
第一款真正的SHARC處理器是ADSP-21060。ADI公司在ADSP-21020內(nèi)核產(chǎn)品的基礎(chǔ)上開發(fā)出了一個完全集成的處理器,其中包括了用于控制集成外設(shè)的DMA流量的片上SRAM和I/O處理器。
ADSP-21060浮點(diǎn)處理器是1994年進(jìn)入市場的,當(dāng)時被認(rèn)為是DSP性能和創(chuàng)新方面的頂尖水平。
SHARC內(nèi)核能夠在一個周期內(nèi)以高達(dá)40MHz的速度執(zhí)行計(jì)算,并且增加了I/O處理器,能夠在不增加任何內(nèi)核開銷的條件下,在外設(shè)和雙端口4Mb SRAM存儲器之間高速傳輸數(shù)據(jù)。
為了進(jìn)一步提高最終用戶的系統(tǒng)性能和可擴(kuò)展性,ADI設(shè)計(jì)團(tuán)隊(duì)著手創(chuàng)建允許多處理器系統(tǒng)能共享數(shù)據(jù)并且開銷很小的機(jī)制。在外部端口邏輯中增加了一個簇總線控制器,可以無縫地進(jìn)行處理器間的并行數(shù)據(jù)通信,每個簇最多可以有6個處理器。這種突破性技術(shù)允許系統(tǒng)架構(gòu)師以高達(dá)240MBps的帶寬從主處理器向指定從處理器的內(nèi)存直接傳送大量數(shù)據(jù),或使用廣播模式向簇中的所有從器件直接發(fā)送數(shù)據(jù)。
