采用先進(jìn)的設(shè)計流程加快系統(tǒng)級封裝設(shè)計
在成本、密度和上市時間的激烈競爭中,大量以無線和消費為中心的IC和系統(tǒng)公司正轉(zhuǎn)向系統(tǒng)級封裝(SiP)設(shè)計以在競爭中獲得優(yōu)勢。這些公司一方面在開發(fā)緊湊型、高性能、多功能產(chǎn)品方面面臨諸多技術(shù)挑戰(zhàn),另一方面又處于快速變化的激烈競爭市場中,因此他們必須千方百計地降低產(chǎn)品成本、縮短產(chǎn)品的設(shè)計時間。
應(yīng)時而生的SiP設(shè)計在這方面具有明顯的優(yōu)勢——可以利用更少的空間提供更多的功能,并能減少設(shè)計周期。但要想發(fā)揮SiP設(shè)計的優(yōu)勢,EDA軟件供應(yīng)商必須開發(fā)出具有新功能的工具,并提供可擴展的設(shè)計方法和流程。
理想的解決方案可以幫助SiP設(shè)計團隊成員在IC環(huán)境中創(chuàng)建裸片的抽象,在IC和基底設(shè)計環(huán)境中進(jìn)行RF設(shè)計,在封裝/PCB集成設(shè)計環(huán)境中提供封裝/板級協(xié)同設(shè)計。
為什么用SiP？
雖然SiP設(shè)計和系統(tǒng)級芯片(SoC)設(shè)計哪個更有優(yōu)勢尚無定論,但這是兩種互相不可替代的技術(shù)。事實上許多時候,IC公司會發(fā)現(xiàn)SiP可以實現(xiàn)SoC不能做到的事情。重要的是,SiP可以通過包含綁定線、倒裝芯片、堆疊器件、嵌入式器件、MEMS和多層封裝等技術(shù)的組合,實現(xiàn)很高的功能密度(圖1)。因此設(shè)計師可以用SiP實現(xiàn)技術(shù)上用SoC不可行或以前用PCB實現(xiàn)的子系統(tǒng)和系統(tǒng)。
另外,SiP技術(shù)能夠在互連層實現(xiàn)更低的功耗和噪聲,在混合和匹配IC技術(shù)上有更大的靈活性,可以通過內(nèi)置無源器件減少電路板大小和成本,并能增加封裝強度,減少使用的層數(shù)。相對基于SoC的現(xiàn)有解決方案而言,SiP模塊開發(fā)速度會更快。舉例來說,使用多種不同技術(shù)的IC、分立元件和射頻結(jié)構(gòu)的2.5G蜂窩電話用SiP技術(shù)可以在數(shù)個月內(nèi)開發(fā)出來。而要將這些功能集成進(jìn)SoC的話,成本可能非常昂貴,技術(shù)上無法實現(xiàn),或者錯過最佳的市場時機。
向主流技術(shù)發(fā)展
如今SiP技術(shù)還是由專家使用一些專用工具和技術(shù)實現(xiàn)的。雖然這些"專家級工程"方法可以滿足剛開始的先進(jìn)產(chǎn)品要求,比如將存儲器集成進(jìn)手機芯片,但它們的集成度、自動化程度或先進(jìn)性不足以提供最新的無線便攜式消費設(shè)備所要求的高性能SiP模塊。
問題在于,缺乏參考流程,概念可行性耗時而且經(jīng)常不夠精確,設(shè)計鏈間的協(xié)作性很差。為了通過設(shè)計周期的縮短改善產(chǎn)品上市時間,SiP設(shè)計必須從專家技術(shù)發(fā)展為主流設(shè)計技術(shù),即這種技術(shù)必須具有自動化程度、集成度、可靠性和可重復(fù)性。需要新工具功能的三個明顯的領(lǐng)域是系統(tǒng)級協(xié)同設(shè)計、先進(jìn)封裝和RF模塊設(shè)計。
圖1：利用封裝作為集成架構(gòu)整合一個或多個IC和分立、嵌入式與其它封裝的器件,可以成功創(chuàng)建模塊并用作標(biāo)準(zhǔn)器件
系統(tǒng)級協(xié)同設(shè)計
雖然目前有各種不同級別的協(xié)同設(shè)計解決方案可用于單芯片器件設(shè)計,但SiP技術(shù)需要比市場上的任何方案更多的功能和更高的集成度。一個原因是,根據(jù)定義就可以知道SiP的電氣復(fù)雜度高得多。更多的裸片吸收更多的電流,而更快的裸片更容易受時序和電磁噪聲效應(yīng)的影響。
SiP的電源供給也比單裸片封裝設(shè)計復(fù)雜得多,因為多裸片共享封裝基底內(nèi)的電源
