德儀發(fā)布45納米工藝手機(jī)待機(jī)時(shí)間延長30%
日前,德州儀器 (TI) 發(fā)布了45納米(nm)半導(dǎo)體制造工藝的細(xì)節(jié),該工藝采用濕法光刻技術(shù),可使每個(gè)硅片的芯片產(chǎn)出數(shù)量提高一倍,從而提高了工藝性能并降低了功耗。通過采用多種專有技術(shù),TI將集成數(shù)百萬晶體管的片上系統(tǒng)處理器的功能提升到新的水平,使性能提高30%,并同時(shí)降低40%的功耗。
TI 高級副總裁兼首席技術(shù)官 Hans Stork 博士指出：“例如在手機(jī)處理器與 DSP系統(tǒng)方面,TI憑借在芯片制造領(lǐng)域的實(shí)力將推出45納米的低成本工藝技術(shù),并同時(shí)兼顧了性能、功耗及晶體管密度等方面的問題。這使客戶能盡早推出速度更快、體積更小、功耗更低的產(chǎn)品,TI不斷通過高良率晶圓推出數(shù)百萬芯片,在業(yè)界始終處于領(lǐng)先地位�！�
TI預(yù)計(jì),45 納米工藝與SoC集成功能將使消費(fèi)者體驗(yàn)高達(dá) 30% 的設(shè)備速度提升,這意味著每秒更多視頻幀,從而實(shí)現(xiàn)更佳的移動電話用戶體驗(yàn)。此外,無線用戶將可以享受到同時(shí)運(yùn)行多個(gè)應(yīng)用的好處,如運(yùn)行3D游戲的同時(shí)與游戲伙伴們進(jìn)行視頻交流,還可以在后臺收發(fā)電子郵件。其它預(yù)測顯示,TI 45納米SoC將使功耗降低40%,從而獲得更長的視頻播放時(shí)間,并把手機(jī)待機(jī)時(shí)間延長高達(dá) 30%。
顯著降低功耗,提高集成度
隨著通信與計(jì)算功能在移動設(shè)備上實(shí)現(xiàn)了融合,以及高性能多媒體、游戲與辦公應(yīng)用的不斷普及,降低功耗成為半導(dǎo)體技術(shù)發(fā)展應(yīng)首先解決的問題。
為了解決上述電源管理挑戰(zhàn),TI 在 45 納米工藝中采用了 SmartReflex? 電源與性能管理技術(shù),將智能化的自適應(yīng)硅芯片、電路設(shè)計(jì)以及有關(guān)軟件結(jié)合在一起。在 SmartReflex 技術(shù)的基礎(chǔ)之上,TI 采用系統(tǒng)級技術(shù)以擴(kuò)展整個(gè) 45 納米 SoC 設(shè)計(jì)的功能,其中包括自適應(yīng)軟硬件技術(shù),該技術(shù)能夠根據(jù)設(shè)備的工作狀態(tài)、工作模式與過程以及溫度變化情況,動態(tài)地控制電壓、頻率與功耗。
全新工藝還支持具有革命性突破的 DRP? 架構(gòu),以便于 TI 在單芯片無線解決方案上集成數(shù)字 RF 功能。這種 SoC 技術(shù)可實(shí)現(xiàn)無線傳輸與接收功能,這使 TI 能夠通過其高效率的 CMOS 制造基礎(chǔ)來降低整體系統(tǒng)成本與功耗,釋放板級空間。TI 45 納米設(shè)計(jì)庫還包括其它集成選項(xiàng),如電阻器、感應(yīng)器與電容器等多種模擬組件,從而使原先獨(dú)立的功能實(shí)現(xiàn)了進(jìn)一步的 SoC 集成。
先進(jìn)技術(shù)提高性能與密度
TI 率先采用 193 納米濕浸式光刻技術(shù),實(shí)現(xiàn)了競爭對手的 45 納米干式光刻技術(shù)所難以企及的高密度。193 納米濕浸式設(shè)備能夠?qū)崿F(xiàn)更高的解析度與更小的器件體積,從而為面向新工藝的升級提供了最大的特性優(yōu)勢。193 納米濕浸式設(shè)備的工作原理是在透鏡與晶圓間加入薄薄的液體層,以簡化更精細(xì)尺寸電路的曝光工藝。
TI 在該領(lǐng)域的成就推動了 45 納米 SRAM 存儲單元的開發(fā)工作,這被認(rèn)為是目前最小的存儲單元,面積僅為 0.24 平方微米,比此前推出的其它 45 納米存儲單元器件還縮小了至少 30%。存儲單元常常是全新制造技術(shù)的前期推動力,并可提供有關(guān)整個(gè) SoC 上晶體管密度的寶貴數(shù)據(jù)。
TI 45 納米工藝的其它技術(shù)進(jìn)步,還包括芯片能夠支持的晶體管數(shù)量顯著提高,這要?dú)w功于超低 k 介電層的采用,其 k 值僅為 2.5,從而使互聯(lián)電容減少了 10%。這將是 TI 通過低 k 介電層來實(shí)現(xiàn)眾多優(yōu)異特性的第三代工藝技術(shù),該技術(shù)不僅可減少電容數(shù)量,縮短器件互聯(lián)層內(nèi)傳輸延遲時(shí)間,而且提高了芯片性能。
最大化設(shè)計(jì)靈活性,實(shí)現(xiàn)性能優(yōu)化
