采用FPGA提高廣播應(yīng)用的集成度
引言
在廣播和傳送系統(tǒng)中,采用一種或者兩種串行接口來傳輸數(shù)字視頻：沒有壓縮的數(shù)據(jù)使用視頻串行數(shù)字接口(SDI),壓縮數(shù)據(jù)使用異步串行接口(ASI)。在視頻設(shè)備中,主要采用移動(dòng)圖像和電視工程師聯(lián)盟(SMPTE)定義的SDI來傳送視頻和音頻數(shù)據(jù)。
視頻設(shè)備能夠支持標(biāo)準(zhǔn)清晰度(SD)數(shù)字視頻格式、高清晰度(HD)數(shù)字視頻格式,或者同時(shí)支持。SD視頻傳輸?shù)腟DI速率為270Mbps, 360 Mbps或者540 Mbps,而HD視頻傳輸?shù)腟DI速率為1.485 Gbps或者1.485/1.001 Gbps。HD提供高質(zhì)量的視頻,代表了今后數(shù)字視頻廣播的發(fā)展方向。隨著HD視頻需求的增長,要求硬件能夠處理HD技術(shù)所需的大數(shù)據(jù)吞吐量。
在數(shù)字視頻傳送環(huán)境中,數(shù)據(jù)傳送的主要方式是ASI的270 Mbps單節(jié)目傳送流(SPTS)或者多節(jié)目傳送流(MPTS),這些方式由數(shù)字視頻廣播(DVB)協(xié)會(huì)定義。
廣播設(shè)備開發(fā)人員通常使用ASSP來實(shí)現(xiàn)SDI和DVB-ASI功能,也可以利用可編程邏輯器件(PLD),使用PLD中的邏輯和其它嵌入式資源構(gòu)建所需的各種數(shù)字功能,來實(shí)現(xiàn)這些接口。通過使用PLD(而不是ASSP),可以顯著降低總成本。某些情況下,在每ASI通道或者每SDI端口的基礎(chǔ)上,PLD不到ASSP成本的1/10。
SDI的可編程邏輯解決方案
要達(dá)到SDI和DVB-ASI需要的270Mbps數(shù)據(jù)速率,可編程解決方案需要提供以下功能：
. ■LVDS I/O
. ■足夠的邏輯容量
. ■數(shù)據(jù)恢復(fù)能力
. ■產(chǎn)生時(shí)鐘信號(hào)的PLL
對(duì)于HD-SDI數(shù)據(jù)速率,需要采用支持嵌入式SERDES技術(shù)、時(shí)鐘數(shù)據(jù)恢復(fù),并集成了高速收發(fā)器通道的PLD,例如Altera的Stratix GX系列FPGA。
圖1所示為Altera可編程邏輯中實(shí)現(xiàn)SD-SDI和HD-SDI功能所需的構(gòu)成單元。SD-SDI解決方案在邏輯單元(LE)中利用過采樣技術(shù)來恢復(fù)數(shù)據(jù)。FPGA中的基本構(gòu)建模塊LE在SERDES模塊中表示為“軟邏輯”。在HD-SDI解決方案中,嵌入式SERDES和CDR電路完成時(shí)鐘和數(shù)據(jù)恢復(fù)功能。
圖1. 基于PLD的SDI解決方案
圖2.在可編程邏輯中實(shí)現(xiàn)DVB-ASI
HD-SDI方案中的其它功能包括發(fā)射機(jī)側(cè)的線編號(hào)插入和循環(huán)冗余校驗(yàn)(CRC)計(jì)算,以及接收機(jī)側(cè)的線編號(hào)提取和循環(huán)冗余校驗(yàn)。
基于可編程邏輯的DVB-ASI解決方案
可以采用FPGA來實(shí)現(xiàn)DVB-ASI所需的數(shù)據(jù)速率,FPGA為ASI接收機(jī)和發(fā)射機(jī)提供LVDS I/O,并為接收機(jī)和發(fā)射機(jī)輸入基準(zhǔn)時(shí)鐘提供PLL。Altera的Cyclone、Stratix和Stratix GX系列FPGA具備這些功能。圖2所示為在FPGA中實(shí)現(xiàn)DVB-ASI所需的構(gòu)成單元,包括發(fā)射機(jī)和接收機(jī)耦合的回環(huán)通道,以及用于內(nèi)置測(cè)試操作的偽隨機(jī)二進(jìn)制序列(PRBS)校驗(yàn)器和PRBS產(chǎn)生器。
ASI接收機(jī)組成：
. ■解串器,將到達(dá)的串行數(shù)據(jù)轉(zhuǎn)換為10比特寬的并行數(shù)據(jù)
. ■過采樣接口,實(shí)現(xiàn)數(shù)據(jù)恢復(fù)和位同步
. ■字對(duì)齊
. ■8位/10位編碼器,將10位并行數(shù)據(jù)轉(zhuǎn)換為8位寬原始數(shù)據(jù)
. ■同步狀態(tài)機(jī)探測(cè)字同步或者同步丟失
. ■速率匹配FIFO緩沖匹配到達(dá)比特和發(fā)送(或者系統(tǒng))時(shí)鐘的速率。
圖3所示為ASI接收機(jī)構(gòu)成單元。
圖3. ASI接收機(jī)結(jié)構(gòu)框圖
