意法半導(dǎo)體（ST）針對(duì)系統(tǒng)芯片互連模型推出創(chuàng)新的片上網(wǎng)絡(luò)技術(shù)
獲得專利的“Spidergon”拓?fù)渥屜到y(tǒng)芯片領(lǐng)導(dǎo)者在下一個(gè)系統(tǒng)芯片浪潮中擁有決定性的優(yōu)勢(shì)
意法半導(dǎo)體近日公布了一項(xiàng)創(chuàng)新的片上互連技術(shù)細(xì)節(jié),這項(xiàng)技術(shù)是意法半導(dǎo)體為滿足現(xiàn)在以及未來(lái)的系統(tǒng)芯片設(shè)計(jì)日益增長(zhǎng)的需求而專門開發(fā)的。 這項(xiàng)叫做STNoC™ (ST 片上網(wǎng)絡(luò))的新技術(shù)以ST現(xiàn)有的片上通信技術(shù)為基礎(chǔ),并汲取了ST在片上網(wǎng)絡(luò)技術(shù)（NoC）取得的最新的創(chuàng)新成果。 片上網(wǎng)絡(luò)體系結(jié)構(gòu)的問(wèn)世對(duì)于降低下一代應(yīng)用融合產(chǎn)品的系統(tǒng)芯片成本具有非常重要的意義,特別是片上網(wǎng)絡(luò)技術(shù)將會(huì)在提高設(shè)計(jì)效率上發(fā)揮巨大的作用。 ST已經(jīng)為其創(chuàng)新的互連拓?fù)涮峤涣藢＠暾?qǐng),這項(xiàng)叫做Spidergon的創(chuàng)新技術(shù)比其它的片上網(wǎng)絡(luò)拓?fù)渚哂懈叩男詢r(jià)比。
系統(tǒng)芯片上的知識(shí)產(chǎn)權(quán)模塊之間的互連是系統(tǒng)芯片技術(shù)中最重要的問(wèn)題,STNoC 正是為解決這一問(wèn)題而開發(fā)設(shè)計(jì)的。通常情況下,這些模塊包括一個(gè)或多個(gè)高性能處理器核心,以及復(fù)雜的專用知識(shí)產(chǎn)權(quán)模塊,例如,音視頻編解碼器、各種連通知識(shí)產(chǎn)權(quán)模塊 (USB、以太網(wǎng)接口、 ATA、DVB-H, HDMI 等)和存儲(chǔ)器。雖然直到今天,這些模塊之間互連還仍然沿用傳統(tǒng)的開關(guān)電路總線,但業(yè)內(nèi)人士廣泛認(rèn)為,未來(lái)的系統(tǒng)芯片含有幾十個(gè)甚至數(shù)百個(gè)知識(shí)產(chǎn)權(quán)模塊,片上集成的晶體管數(shù)量會(huì)超過(guò)10億支,因此開發(fā)如此復(fù)雜的系統(tǒng)芯片需要一種全新的互連方法體系。
傳統(tǒng)片上總線體系結(jié)構(gòu)正在成為知識(shí)產(chǎn)權(quán)模塊通信的瓶頸,這個(gè)問(wèn)題有兩方面的原因：首先,片上總線體系結(jié)構(gòu)必須不斷地進(jìn)化才能與系統(tǒng)芯片的復(fù)雜性保持同步,這意味著每個(gè)知識(shí)產(chǎn)權(quán)模塊的總線接口都必須經(jīng)常修改,結(jié)果,這種方法會(huì)延長(zhǎng)新的系統(tǒng)芯片器件的上市時(shí)間。第二個(gè)原因是,互連線的特性不像晶體管,也不會(huì)按照摩爾定律縮減尺寸,因?yàn)樾枰B接更多的片上功能,每一代新技術(shù)的互連線都會(huì)變得更加復(fù)雜,結(jié)果,芯片面積、片上通信速度和總體功耗等性價(jià)比因素越來(lái)越受控于總線。ST在片光纖通信技術(shù)上取得的研發(fā)成果居世界領(lǐng)先水平,從長(zhǎng)遠(yuǎn)看,這些成果將會(huì)徹底解決這一問(wèn)題。從中期看,新的片內(nèi)互連技術(shù)必需繼續(xù)改進(jìn)性能、價(jià)格和功耗,以滿足消費(fèi)者的要求。
業(yè)內(nèi)專家普遍認(rèn)為片上網(wǎng)絡(luò)技術(shù)是解決這一問(wèn)題的最佳解決方案。從本質(zhì)上說(shuō),片上網(wǎng)絡(luò)（NoC）技術(shù)取代傳統(tǒng)開關(guān)電路采用的是分組模式,這種通信方法整合了一個(gè)類似于簡(jiǎn)化版網(wǎng)絡(luò)模型的分層協(xié)議棧。在這種情況下,只要從一個(gè)單元庫(kù)中選擇經(jīng)過(guò)驗(yàn)證的IP模塊,如處理器核心、高速緩存、輸入輸出接口,以及其它的特殊IP模塊,如音視頻編解碼器,然后將其增添到系統(tǒng)芯片設(shè)計(jì)內(nèi),這樣,這些模塊就能通過(guò)功耗和芯片面積很小的高速分組通信協(xié)議相互連通。
ST專有的 “Spidergon”拓?fù)錇槲磥?lái)的系統(tǒng)芯片器件提供了最佳的性價(jià)比 ,在Spidergon拓?fù)渲?所有的IP模塊都排列成環(huán)狀,每個(gè)模塊都順時(shí)針和逆時(shí)針連接相鄰的模塊,像一個(gè)簡(jiǎn)易的多角形環(huán)狀 拓?fù)浣Y(jié)構(gòu)。此外,每個(gè)IP模塊還直接連接網(wǎng)絡(luò)中的對(duì)角模塊,這種連接方式允許路由算法最大限度地減少數(shù)據(jù)包在到達(dá)目的地前必須穿越的節(jié)點(diǎn)數(shù)量。這種拓?fù)涞囊粋�(gè)特別重要的優(yōu)點(diǎn)是,功能示意圖（左側(cè)圖示是一個(gè)16個(gè)節(jié)點(diǎn)的網(wǎng)絡(luò)圖）相當(dāng)于一個(gè)互連線只在一個(gè)點(diǎn)交叉的簡(jiǎn)易平面示意圖（如右圖所示）,這個(gè)優(yōu)點(diǎn)十分有利于將理論方法轉(zhuǎn)化成性價(jià)比最大化的實(shí)際解決方案。
