測(cè)試設(shè)計(jì)的新語(yǔ)言CTL
標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言
標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言（STIL）是1999年3月通過(guò)的,它是一個(gè)廣泛的行業(yè)標(biāo)準(zhǔn),開(kāi)始的意圖是從設(shè)計(jì)到制造整個(gè)期間使測(cè)試和測(cè)試設(shè)計(jì)（DFT）信息有明確和完整的通信。STIL標(biāo)準(zhǔn)包括幾個(gè)擴(kuò)展版本,有些已獲通過(guò),有些正在開(kāi)發(fā)改變階段。
通常,工程技術(shù)人員所談?wù)摰腟TIL是指IEEE1450 .0,此擴(kuò)展版本規(guī)定用于自動(dòng)測(cè)試圖形產(chǎn)生（ATPG）工具到測(cè)試程序圖形產(chǎn)生工具傳輸向量和定時(shí)信息的標(biāo)準(zhǔn)數(shù)據(jù)格式。
在STIL通過(guò)時(shí),業(yè)內(nèi)已經(jīng)有成熟的基于向量語(yǔ)言（如波形產(chǎn)生器語(yǔ)言WGL）的方案。STIL比已有的方案具有更有效的表示法。然而,在此語(yǔ)言中沒(méi)有足夠重要的新性能迫使可能的用戶改變他們已有的基礎(chǔ)結(jié)構(gòu)。
盡管,此方案已存在一段時(shí)間,但一個(gè)完整、無(wú)縫STIL基DFT方案至今不能使用。沒(méi)有一個(gè)完整方案和一個(gè)迫使改變的原因,則采用它是慢速的。
然而,隨著SoC公司認(rèn)識(shí)到STIL擴(kuò)展型具有上市快,節(jié)省測(cè)試成本的顯著特點(diǎn),其支持的呼聲增高。EDA、ATE和測(cè)試程序產(chǎn)生工具公司響應(yīng)IP核和SoC供應(yīng)商采用新標(biāo)準(zhǔn)基產(chǎn)品對(duì)STIL增長(zhǎng)興趣的呼聲。隨著STIL擴(kuò)展型所具有的上市快,低測(cè)試成本的具體實(shí)現(xiàn),圍繞這些標(biāo)準(zhǔn)的市場(chǎng)繼續(xù)建立。下面詳述具有擴(kuò)展型之一的P1450.6。
CTL基方案
IEEEP1450.6CTL（核測(cè)試語(yǔ)言）是STIL的一個(gè)擴(kuò)展型,它為描述IP核和SoC測(cè)試信息生存標(biāo)準(zhǔn)格式。
CTL是針對(duì)SOCDFT的軟件語(yǔ)言�？捎肅TL捕獲測(cè)試器件系統(tǒng)中每個(gè)IP核所需的所有數(shù)據(jù)。CTL使測(cè)試相關(guān)信息在核供應(yīng)商和與SoC測(cè)試有關(guān)的系統(tǒng)集成商中能明確通信。假若成功,則CTL和其他STIL擴(kuò)展型一起將極大地使SoC的IP核和IP核測(cè)試再用變?nèi)菀住?br/>CTL所描繪設(shè)計(jì)信息如下：
Environment{
CTL mode-1{
//Mode Setup Seauence
//Structures
//Patterns Andtheirinfo
}
}
上述語(yǔ)言是CTL中設(shè)計(jì)配置中的分塊表示。這些配置稱之為測(cè)試模式。
為了處理不同設(shè)計(jì)的需求,語(yǔ)言采用指令序列,用STIL語(yǔ)法建立測(cè)試模式。對(duì)于每個(gè)測(cè)試模式,CTL提供適用的結(jié)構(gòu)信息,設(shè)計(jì)終端的特性、測(cè)試應(yīng)用相關(guān)的連通和測(cè)試圖形。用CTL提供的關(guān)于核的測(cè)試信息,可以再用于與核有關(guān)的測(cè)試圖形,在SoC上執(zhí)行所有必須的DFT、ATPG和失效仿真操作以及完成測(cè)試呈現(xiàn)在核中的SoC邏輯。
CTL設(shè)計(jì)成允許采用的任何DET和測(cè)試方法�？紤]到核的所有可能的集成情況,其語(yǔ)言必須完全描述每個(gè)已知的DFT概念和測(cè)試方法。這種通用性可使語(yǔ)言有很多其他應(yīng)用。
可用CTL來(lái)執(zhí)行分級(jí)DFT產(chǎn)做為設(shè)計(jì)環(huán)境和ATE環(huán)境之間一個(gè)信息豐富的測(cè)試接口。對(duì)于測(cè)試圖形再用所生成的CTL結(jié)構(gòu)支持在事件之后依賴協(xié)議管理的測(cè)試方法。例如,由一個(gè)接口提供的測(cè)試圖形可變化為用另一個(gè)替代接口,用稱之為重新對(duì)準(zhǔn)目標(biāo)的測(cè)試器圖形要領(lǐng)來(lái)改善ATE利用。
一些主要從事EDA、ATE、IP核和SoC開(kāi)發(fā)的公司已為半導(dǎo)體業(yè)提供CTL基DFT方案。由Synopsys、Agilent和ARM公司提供的初始CTL基方案已發(fā)布。ST公司也從事檢驗(yàn)早期CTL基產(chǎn)品方案和積極地促進(jìn)行業(yè)論壇工作。初始產(chǎn)品和工具已適用于用戶,CTL被行業(yè)接受應(yīng)很快。
CTL基EDA工具
Synopsys公司推出CTL基設(shè)計(jì)生成和ATPG支持工具。它的DFT CompilerTM SOCBIST 工具能產(chǎn)生核生成流（為核供應(yīng)商輸出CTL）和SoC集成流（對(duì)于下一級(jí)集成接受DFT/ATPG任務(wù)的核須CTL）見(jiàn)圖1。另外,通過(guò)CTL采用分級(jí)DFT消除了與很大設(shè)計(jì)有關(guān)的問(wèn)題,所給出的標(biāo)準(zhǔn)DFT工具具有處理設(shè)計(jì)的能力,這在以前是不可能提供的。
為了CTL尚未被通過(guò),所以Synopsys設(shè)計(jì)工具流建立在形成標(biāo)準(zhǔn)的專用設(shè)計(jì)。為了確保用戶平滑的DFT流,Synopsys公司與Agilent公司緊密合作開(kāi)發(fā)的測(cè)試程序生成器和相關(guān)工具,特別是Agilent SmarTest PGCTL瀏覽器。
CTL基ATE
Agilent 公司的設(shè)計(jì)與測(cè)試之間接口標(biāo)準(zhǔn)化為加速IC產(chǎn)品開(kāi)發(fā)提供一種最好的機(jī)會(huì)。
