MentorGraphics新產(chǎn)品Questa突破設(shè)計(jì)驗(yàn)證障礙支持SystemVerilog、VHDL、PSL以及SystemCMentorGraphics宣布將推出Questa驗(yàn)證產(chǎn)品系列,這些新型驗(yàn)證工具支持測(cè)試平臺(tái)自動(dòng)化(testbenchautomation)、覆蓋率驅(qū)動(dòng)式驗(yàn)證(Coverage-DrivenVerification,CDV)、以斷言為基礎(chǔ)的驗(yàn)證(Assertion-BasedVerification,ABV)和事務(wù)級(jí)建模(Transaction-LevelModeling,TLM)。新產(chǎn)品線目前包含兩套產(chǎn)品,分別是QuestaSystemVerilog以及QuestaAdvancedFunc
Mentor Graphics新產(chǎn)品Questa突破設(shè)計(jì)驗(yàn)證障礙
支持SystemVerilog、VHDL、
PSL以及SystemC
Mentor Graphics宣布將推出Questa驗(yàn)證產(chǎn)品
系列,這些新型驗(yàn)證工具支持測(cè)試平臺(tái)自動(dòng)化 (testbench automation)、覆蓋率驅(qū)動(dòng)式驗(yàn)證 (Coverage-Driven Verification,CDV)、以斷言為基礎(chǔ)的驗(yàn)證 (Assertion-Based Verification,ABV) 和事務(wù)級(jí)建模 (Transaction-Level Modeling,
TLM)。
新產(chǎn)品線目前包含兩套產(chǎn)品,分別是Questa SystemVerilog以及Questa Advanced Functional Verification (AFV),它們都采用最新的QuestaSim驗(yàn)證技術(shù)。QuestaSim是第一個(gè)以標(biāo)準(zhǔn)為基礎(chǔ)的單內(nèi)核驗(yàn)證引擎,內(nèi)建硬件描述語言 (HDL)
仿真器、約束條件解算器 (constraint solver)、assertion引擎、功能涵蓋率分析和一組共同的使用者界面。
「所有調(diào)查都指出驗(yàn)證仍是設(shè)計(jì)周期的主要瓶頸,業(yè)界顯然必須采用新驗(yàn)證方法,才有可能突破這個(gè)瓶頸�！筂entor Graphics副總裁暨設(shè)計(jì)驗(yàn)證與測(cè)試部門總經(jīng)理Robert Hum表示,「隨著Questa推出,設(shè)計(jì)人員將能使用最新的語言標(biāo)準(zhǔn)和方法,不但讓他們更快找出更多錯(cuò)誤,還會(huì)提高驗(yàn)證生產(chǎn)力�！�
新驗(yàn)證方法需要標(biāo)準(zhǔn)
過去兩年里,數(shù)種新驗(yàn)證語言已完成標(biāo)準(zhǔn)化,例如SystemVerilog、SystemC和PSL,這些驗(yàn)證語言的出現(xiàn)使設(shè)計(jì)團(tuán)隊(duì)得以改用CDV、ABV或TLM等新驗(yàn)證方法,避免被專屬語言或解決方案綁住的風(fēng)險(xiǎn)。
Sunburst Design總裁和Verilog及SystemVerilog產(chǎn)業(yè)專家Cliff Cummings表示：「我們認(rèn)為SystemVerilog非常重要,它是系統(tǒng)級(jí)驗(yàn)證的主要標(biāo)準(zhǔn),使得許多驗(yàn)證方法都能用于整個(gè)設(shè)計(jì)流程。我們相信Mentor的Questa解決方案將會(huì)擴(kuò)大SystemVerilog在先進(jìn)驗(yàn)證方面的應(yīng)用�！�
Questa SystemVerilog帶領(lǐng)Verilog設(shè)計(jì)人員邁向未來
Questa SystemVerilog把IEEE P1800 SystemVerilog新標(biāo)準(zhǔn)的多個(gè)重要部份整合至一套單核心驗(yàn)證解決方案,這包括設(shè)計(jì)建構(gòu)元素 (design constructs)、測(cè)試平臺(tái)建構(gòu)元素 (testbench constructs)、assertions以及直接編程界面 (Direct Programming Interface),Verilog使用者現(xiàn)能運(yùn)用以標(biāo)準(zhǔn)為基礎(chǔ)的
多種新驗(yàn)證方法,確保未來的重復(fù)使用和設(shè)計(jì)的可移植性。這套整合式解決方案的效能和除錯(cuò)能力都遠(yuǎn)勝過使用者目前必須自行組合的多工具、多語言解決方案。
Questa AFV提供真正的混合語言驗(yàn)證
Questa AFV是以混合語言流程 (mixed language flow) 為目標(biāo)的單核心驗(yàn)證解決方案,它同時(shí)支持SystemVerilog、VHDL、PSL和SystemC,使設(shè)計(jì)人員能夠選擇最合適的語言。除此之外,與SystemVerilog驗(yàn)證能力的緊密連結(jié),并將其用于受限隨機(jī) (constrained-random) 測(cè)試平臺(tái)的產(chǎn)生以及功能覆蓋率的驗(yàn)證也對(duì)VHDL使用者大有好處。
可擴(kuò)展式驗(yàn)證和
其它Mentor Graphics技術(shù)
Questa是Mentor Graphics Scalable Verification解決方案產(chǎn)品線的最新產(chǎn)品,Questa AFV以及Questa SystemVerilog則是該系列首批推出的最新驗(yàn)證解決方案。Questa產(chǎn)品可與現(xiàn)有的Mentor Graphics產(chǎn)品整合,為特定方法提供量身定制的解決方案,ModelSim&
reg;使用者可透過**選項(xiàng)輕松增加Questa功能。Seamless®、Advance™
MS、0-In®和VStation™產(chǎn)品線都兼容于新推出的Questa產(chǎn)品。
