用FPGA技術實現某新型通信設備中PCM碼流處理
摘 要：本文根據FPGA器件的特點,介紹了應用FPGA設計某通信設備中PCM碼流處理模塊的一種方案。并就設計中遇到的問題進行了分析。
關鍵詞：FPGA;RAM
引言
由于FPGA器件可實現所有數字電路功能 ,具有結構靈活、設計周期短、硬件密度高和性能好等優(yōu)點,在高速信號處理領域顯示出愈來愈重要的作用。本文研究了基于FPGA技術對PCM碼流進行處理的實現方法。變換后的數據寫入RAM,與DSP配合可完成復雜的信號處理功能。
設計方案
某新型通信設備中,在完成調度功能的板子上,需要進行PCM碼流處理,實現串/并轉換、m律編解碼以及產生地址等功能。
功能模塊的組成
模塊結構如圖1所示。PCM碼流被送入FPGA,進行并/串轉換、串/并轉換、地址碼產生和時序控制信號產生,由線性/m律、m律/線性轉換完成PCM碼流到RAM中線性數據及RAM中線性數據到PCM碼流的轉換工作。標準JTAG接口供與PC機并行口相連 ,用于下載設計數據至FPGA中。
由于本設計的電路規(guī)模并不十分大,所以采用了原理圖和硬件描述語言相結合的混合方法來設計。
設計實現
設定FPGA接收到的PCM碼流為32路調度用戶數據。
1. 首先要完成串/并轉換使串行碼流變成8位并行輸出數據,根據話音分布特性再將這8位線性數據以m律轉換成16位數據。同時產生地址并將變換后的數據寫入RAM送給DSP處理。FPGA的功能框圖如圖2所示。
計數器CB8CLE的時鐘及鎖存器X74-273的時鐘CS1等都通過FPGA實現。數據的線性與m律的相互轉換是運用ABLE語言描述實現的。程序如下：
Declarations
INN7..INN0 PIN;
INN = [INN7..INN0];
OUU15..OUU0 PIN istype 'COM';
OUU = [OUU15..OUU0];
A = [INN6,INN5,INN4];
B = [INN7..INN4];
Equations
WHEN((A==0)&amp;(B<8)) THEN OUU=[0,0,0,0,0,0,0,0,0,0,0,INN3,INN2,INN1,INN0,0];
WHEN((A==0)&(B>=8)) THEN OUU=[1,1,1,1,1,1,1,1,1,1,1,!INN3,!INN2,!INN1,!INN0,1];
……
test_vectors
([INN7..INN0]-> [OUU15..OUU0])
^B00001000->^B0000000000010000;
^B00010100->^B0000000001010000;
^B00101010->^B0000000011010000;
……
end WE00
2. DSP處理完16位數據后,以m律解碼成8位線性數據,最后完成并/串轉換送回處理過的PCM碼流。同時送出地址。功能框圖如圖3所示。
3. 數據準備好后,寫入RAM及從RAM中讀取數據所需要的讀/寫信號、片選信號也由FPGA產生。
4. 模塊提供了2MHz的時鐘晶振和FRAM幀同步信號。設計將2MHz作為FPGA的工作時鐘 ,經分頻器X74-163進行2分頻、4分頻和8分頻后產生作為并聯輸出的8位取數觸發(fā)時鐘CS1。同理可產生經DSP處理后的、將并行8位數據轉換回8位串行數據的取數觸發(fā)時鐘CS2。邏輯圖及觸發(fā)時鐘波形圖如圖4、圖5所示。
5. 在FPGA內部,FRAM幀同步到來后 ,打開計數器開始計數 ,并將計數結果作為地址送入外接RAM等待DSP讀取。這樣,數據就可與相應的地址一同被送入RAM中,而不會出現錯位的現象。此處應注意：FRAM到來后,來第一個用戶數據,計數器要先置數產生地址,裝入相應的數據。而這個數據并不是第一個用戶的數據,而是此刻以前的數據,即第32個用戶數據。所以地址置為31(共有32個地址,設為0~31)。
