MPEG-4SP級(jí)解碼器中的SDRAM接口設(shè)計(jì)
摘 要：本文提出了一種在MPEG-4 SP級(jí)解碼器中的SDRAM接口設(shè)計(jì),并巧妙地利用了一種新穎的填充方法,使得程序執(zhí)行的效率大幅度提高。
關(guān)鍵詞：SDRAM;MPEG-4;填充
引言
圖像處理系統(tǒng)都需要用到容量大、讀寫速度高的存儲(chǔ)介質(zhì)。SRAM操作簡(jiǎn)單,但其昂貴的價(jià)格會(huì)使產(chǎn)品成本上升。相比較而言,SDRAM的控制較RAM復(fù)雜,但具有價(jià)格便宜、體積小、速度快、功耗低等優(yōu)點(diǎn),所以從降低成本的角度出發(fā),本文采用SDRAM實(shí)現(xiàn)MPEG-4 SP(Simple Profile)級(jí)解碼器的數(shù)據(jù)緩沖功能。
MPEG-4 SP級(jí)解碼器
MEPG-4 SP的定義就是面向低碼率的視頻通信標(biāo)準(zhǔn),工作在矩形I幀和P幀,支持帶有運(yùn)動(dòng)補(bǔ)償?shù)幕贒CT 編碼的基本功能。I幀采用幀內(nèi)編碼方式,而P幀采用幀間編碼方式,仍然在16×16 的宏塊基礎(chǔ)上進(jìn)行幀間/幀內(nèi)編碼。其中,Intra 宏塊的紋理編碼采用 DCT 變換和 AC/DC 預(yù)測(cè),進(jìn)一步降低了碼率;Inter 宏塊的運(yùn)動(dòng)矢量可有1MV和 4 MV兩種表示方法,其中運(yùn)動(dòng)矢量具有半像素精度,支持非限制運(yùn)動(dòng)矢量。
本解碼器選用FPGA作為系統(tǒng)的核心處理器,因?yàn)镕PGA可提供必需的并行機(jī)制,從而可為視頻解碼器提供經(jīng)濟(jì)的實(shí)時(shí)解決方案。對(duì)比目前硬件的MOPS性能,發(fā)現(xiàn)通用處理器的性能約為2000 MOPS;DSP處理器將這一數(shù)字提高到8000MOPS左右,但仍然受限于只能通過(guò)有限數(shù)量的計(jì)算單元完成數(shù)據(jù)流的處理。相比之下,FPGA則有很大的自由度,性能可輕松超過(guò)10萬(wàn)MOPS,而且用FPGA能夠比較方便地實(shí)現(xiàn)系統(tǒng)的集成,維護(hù)和升級(jí)。
圖1是解碼器的電路結(jié)構(gòu)圖,實(shí)現(xiàn)了從ES流到可供顯示器顯示用的模擬信號(hào)的解碼過(guò)程。首先,進(jìn)入FPGA的ES流被緩存到FIFO中,FIFO的大小是3M bits,實(shí)踐表明它可以應(yīng)對(duì)各種碼速率的碼流輸入;然后FPGA讀取FIFO中的數(shù)據(jù)進(jìn)行解碼,外擴(kuò)16Mbits的SDRAM作為必要的數(shù)據(jù)中轉(zhuǎn);解碼得出的數(shù)據(jù)是4:2:0的YCrCb信號(hào),通過(guò)色度空間轉(zhuǎn)換變?yōu)镽GB信號(hào),再加上用于控制顯示的行、場(chǎng)同步以及消隱信號(hào),傳送給ADV7210轉(zhuǎn)化成模擬信號(hào),從而在顯示器上看到實(shí)際解出的畫面。
SDRAM接口電路的設(shè)計(jì)
整體時(shí)序和結(jié)構(gòu)安排
圖2是SDRAM的接口電路結(jié)構(gòu)框圖。SDRAM接口負(fù)責(zé)SDRAM與FPGA內(nèi)部模塊的數(shù)據(jù)交互,其中命令產(chǎn)生器與SDRAM直接通信,產(chǎn)生SDRAM能識(shí)別的控制信號(hào);地址產(chǎn)生模塊負(fù)責(zé)地址映射,因?yàn)榭偪刂破鹘o出的地址是解出的宏塊在重建幀中的相對(duì)位置和P幀中宏塊對(duì)應(yīng)的MV,經(jīng)過(guò)地址映射后,就變成SDRAM命令產(chǎn)生器能識(shí)別的地址;上電模塊完成正常工作前的SDRAM初始化工作。SDRAM總控模塊控制著整個(gè)接口,主要負(fù)責(zé)啟動(dòng)和控制相關(guān)模塊。總控模塊在上電時(shí)啟動(dòng)上電模塊;在場(chǎng)消影期啟動(dòng)刷新模塊。解碼時(shí)與SDRAM的數(shù)據(jù)交互主要分三部分：讀顯示數(shù)據(jù),填充并且讀參考幀數(shù)據(jù),寫入解出的宏塊數(shù)據(jù),在此期間總控模塊的控制信號(hào)啟動(dòng)相應(yīng)的地址映射模塊產(chǎn)生讀寫地址,并由地址選擇模塊負(fù)責(zé)分配。
存儲(chǔ)策略和地址映射策略
在SDRAM中總共存儲(chǔ)了兩幀圖像的數(shù)據(jù),其中一幀作為參考幀,在解P幀時(shí)要根據(jù)運(yùn)動(dòng)矢量提供參考宏塊的數(shù)據(jù)形成重建幀,同時(shí)它還可實(shí)現(xiàn)顯示數(shù)據(jù)緩沖;另外一幀是寫入正在解出的重建幀數(shù)據(jù)。解碼器處理的圖像格式為CIF,數(shù)據(jù)格式為4:2:0,所以每一幀占用空間為352×288×1.5×8 bit。SDRAM中的兩個(gè)bank(組),分別存放正在重建的幀和參考幀。每一個(gè)bank被分成三個(gè)連續(xù)空間,一塊用來(lái)順序存儲(chǔ)亮度信息,另外兩塊分別順序存儲(chǔ)色度信息。在下一個(gè)幀起始信號(hào)到來(lái)時(shí),原來(lái)存儲(chǔ)參考幀的bank變成存儲(chǔ)重建幀,而另外一個(gè)bank中存儲(chǔ)的解完的重建幀將作為正在重建的下一幀的參考幀。
