邊界掃描層插入工具確保準(zhǔn)確的信號測試
BSHI ensuring accurate signal testing-done
現(xiàn)代集成電路安裝了IEEE 1149.1邊界掃描電路,以增強(qiáng)信號測試。然而,芯片的速度和尺寸不斷增加,導(dǎo)致我們在實(shí)施帶有可預(yù)測計時的功能時遇到了更多問題。同時,我們在芯片邊界需要更多電路來管理不同電源。本文將討論位于英國Ascot的杰爾系統(tǒng)ASIC設(shè)計中心目前采用的解決這些問題的方法。
---芯片的輸入/輸出（以下稱為I/O）緩沖器通常與一些邊界掃描邏輯、電平轉(zhuǎn)換器（位于I/O緩沖的內(nèi)部或外部）、可選上拉/下拉元件（可能也在I/O緩沖器中）相連。一般來說,所有電路都在設(shè)計的核心邏輯部分,但是隨著芯片尺寸和速度的不斷增加,必須將邏輯放置在與I/O緩沖器較近的地方,以避免定時問題。
---杰爾Ascot設(shè)計中心開發(fā)了一種方法,為企業(yè)提供了一個將邏輯放置在I/O緩沖器附近的機(jī)制,這種方法通過構(gòu)建實(shí)現(xiàn),而不是依賴復(fù)雜的布局限制來試圖達(dá)到理想的效果。另外,它還采用核心掃描隔絕電路,防止核心掃描連接對功能芯片定時產(chǎn)生負(fù)面影響。
---為了達(dá)到這個目標(biāo),發(fā)明了特殊的I/O接口硬宏單元（BSHIT單元——邊界掃描層插入工具）,它包含與單個I/O針腳相關(guān)的所有電路：邊界掃描、電平轉(zhuǎn)換器（如果需要）、上拉/下拉（如果需要）和內(nèi)核掃描隔離。在設(shè)計中,可以根據(jù)設(shè)計的I/O說明,實(shí)現(xiàn)硬宏單元插入的自動化,使用簡單的腳本技術(shù),取代與BSHIT單元同等的任何邊界掃描單元。
---在設(shè)計布局中,這些特殊的宏單元作為硬宏實(shí)施,消除了由于布局限制所產(chǎn)生的問題。然后,它們可以自動放置在芯片周邊的相連I/O緩沖器宏的附近。
---圖1顯示了成組的I/O緩沖器和宏單元,中繼器路由以紫紅色顯示,I/O緩沖器和相應(yīng)宏單元之間的一些飛線以藍(lán)色顯示。請注意,在此設(shè)計中,所有I/O緩沖器都是雙向的,因而每個緩沖器都連接有3個硬宏單元（輸入、輸出和控制）。
---I/O硬宏作為輸入、輸出或控制單元實(shí)施。輸入針腳與輸出針腳有所不同,輸入宏單元的電壓可能更高,而輸出針腳的信號目的地是核心邏輯。如有必要（在緩沖器或宏單元內(nèi)）,此信號將電平降低到核心電壓水平,然后再傳送到邊緣掃描邏輯和核心。輸出宏單元包含邊緣掃描邏輯和電平轉(zhuǎn)換單元（如果不包括在緩沖器中）,它改變了流程。對于雙向信號,可以使用輸入和輸出單元的組合。在這些硬宏單元中,信號被分為單獨(dú)的掃描和功能路徑,從而不會由于掃描要求而影響功能路徑上的定時。任何雙向或三態(tài)輸出緩沖器都將與一個硬宏單元相連,該單元可控制輸出緩沖器的狀態(tài)�？梢栽O(shè)置為高阻抗、輸出或輸入模式。
