基于TLV1562的4通道高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
2004年6月A版
摘 要： 本文提出了一種基于TLV1562的4通道實(shí)時(shí)數(shù)據(jù)采集處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方案。該系統(tǒng)應(yīng)用到雷達(dá)實(shí)時(shí)自適應(yīng)噪聲對消器中,能夠滿足實(shí)時(shí)雷達(dá)信號對消處理要求,效果較好。
關(guān)鍵詞： TLV1562;實(shí)時(shí)數(shù)據(jù)采集;VHDL
引言
在雷達(dá)雜波對消器設(shè)計(jì)中,傳統(tǒng)的方法是采用中頻對消,即雜波的抑制在中頻上實(shí)現(xiàn)。早期的中頻對消器常采用SAW和CCD等模擬延時(shí)線。由于數(shù)字信號處理所具有的突出優(yōu)點(diǎn),尤其是數(shù)字集成電路的發(fā)展以及可編程邏輯器件功能的日益強(qiáng)大,使得數(shù)字式矢量對消器成為當(dāng)前及今后的主要工作模式。而對雷達(dá)信號的采集與處理成為最為關(guān)鍵的環(huán)節(jié),在設(shè)計(jì)中筆者選擇了10位高速低功耗可重配置TLV1562,在較低成本下實(shí)現(xiàn)了多通道數(shù)據(jù)采集處理。
系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
系統(tǒng)框圖如圖1所示,以TLV1562為核心的前端采集系統(tǒng)是整個(gè)系統(tǒng)的一部分。整個(gè)系統(tǒng)由信號調(diào)理、信號采樣、高速信號處理(數(shù)字對消)以及波形回放等組成。信號調(diào)理電路是對經(jīng)相干檢波送來的信號進(jìn)行壓縮調(diào)整以滿足TLV1562的采樣電平;信號采樣是完成模擬信號的數(shù)字化(由TLV1562完成);高速數(shù)字信號處理是在CPLD內(nèi)完成數(shù)字式對消算法;由AD7533構(gòu)成的波形回放部分是將對消處理過的信號送到顯示屏顯示。
信號調(diào)理電路與A/D參考基準(zhǔn)源
由于對于規(guī)定的電源電壓AVDD,TLV1562的模擬輸入信號的范圍為0.8V(AVDD-1.9伏),所以必須要對相干檢波出來的模擬信號進(jìn)行處理,使其滿足要求。設(shè)計(jì)中,采用如圖2所示的調(diào)理電路,R4用來調(diào)整輸入信號SIG4的幅度范圍,Vr-是由TL431調(diào)整出來的一個(gè)基準(zhǔn)電壓,用來控制信號的直流電壓。
TLV1562有兩個(gè)基準(zhǔn)輸入引腳—REFP和REFM。這兩個(gè)引腳上的電平分別是產(chǎn)生滿度和零度讀數(shù)的模擬輸入的上下限。根據(jù)要求基準(zhǔn)電壓必須滿足下列條件：
VREFP<=AVDD-1V
AGND+0.9V<VREFM
3V>=(VREFP-VREFM)>=0.8V
