摘要：本文通過TCAD工藝和器件模擬方法,從器件特性角度分析了能量污染效應(yīng),并評估了減速場模式（decel-mode）對器件性能和生產(chǎn)效率的影響。漂移電場模式（drift-mode）是離子注入機的理想工作模式。此時,加速離子獲得的能量等于最終的離子注入能量。以漂移電場模式下5KeV離子注入為例,離子在5KeV電勢場下從離子源中被吸取出來并注入到晶片上。然而,當(dāng)離子注入能量減小到2KeV甚至更低時,低能離子束的空間電荷限制降低了離子萃取率和
摘要：
本文通過TCAD工藝和器件模擬方法,從器件特性角度分析了能量污染效應(yīng),并評估了減速場模式（decel-mode）對器件性能和生產(chǎn)效率的影響。
漂移電場模式（drift-mode）是離子注入機的理想工作模式。此時,加速離子獲得的能量等于最終的離子注入能量。以漂移電場模式下5KeV離子注入為例,離子在5KeV電勢場下從離子源中被吸取出來并注入到晶片上。然而,當(dāng)離子注入能量減小到2KeV甚至更低時,低能離子束的空間電荷限制降低了離子萃取率和傳遞效率,電場漂移模式開始遇到晶片表面離子束
電流顯著下降的問題。低離子束電流使生產(chǎn)效率急劇下降,不能滿足大批量生產(chǎn)的需要。
為了解決生產(chǎn)效率下降的問題,減速場模式(decel-mode)正成為低能量離子注入的首選解決方案。減速場模式首先對離子施加比預(yù)期注入能量高得多的離子吸取電勢,使離子以較高電流從離子源中被吸取出來,然后在到達晶片之前采用施加靜電使其減速,恢復(fù)到預(yù)期較低能量。減速場模式的缺點是會引起能量污染問題（energy contamination,EC）。在離子減速之前一些雜質(zhì)離子會和通道中的氣體分子發(fā)生碰撞和電荷交換作用,最終成為不帶電荷的中性原子。這些中性原子不能被減速,因此到達晶片表面時它們?nèi)匀槐３州^高能量,被注入片子內(nèi)引起能量污染問題,使源極/漏極（
SDE）摻雜的雜質(zhì)分布曲線出現(xiàn)較深的拖尾部區(qū)域,影響SDE結(jié)深度和晶體管特性。
要使減速場模式在大批量生產(chǎn)中得到日常應(yīng)用,就必須將能量污染效應(yīng)保持在最低限度。這一點對于減速場模式離子注入機的設(shè)計來說非常關(guān)鍵�？s短電荷中和路徑長度和提高真空度是減小能量污染的傳統(tǒng)解決方法。除了這些傳統(tǒng)方法外,我們還必須采用一些更加新穎的方法進一步減小能量污染。能量污染程度以高能污染粒子占離子注入總劑量（dose,單位：原子數(shù)/
cm2）的百分比來計算。
發(fā)生離子污染現(xiàn)象時,SIMS測得的低能量離子注入雜質(zhì)縱深分布曲線有兩個顯著的特征區(qū)域：大多數(shù)按照預(yù)設(shè)能量注入的離子形成的較淺區(qū)域和少量中性高能污染離子形成的較深區(qū)域。根據(jù)離子注入機的不同設(shè)計,離子束電流一定時,能量污染范圍為0.3%到>1%。
提高通道濃度
為了抑制SDE結(jié)的耗盡現(xiàn)象,90nm及以下PMOS需要較高的通道（channel）摻雜濃度,這對于抑制短通道效應(yīng)和控制器件亞閾值（
sub-threshold）特性來說非常關(guān)鍵。90nm及以下工藝的通道濃度將超過1.0×1019cm-3。在如此高濃度的通道中,減速場模式離子注入能量污染對SDE結(jié)深度的影響將不再那么重要,因為離子注入的尾部區(qū)域被高濃度背景通道摻雜淹沒了。然而,能量污染還是會按照污染劑量的比例對背景（halo/pocket）產(chǎn)生反摻雜作用。
例如,假設(shè)硼摻雜能量為500eV,劑量為1.0×1015cm-2,能量污染程度為1%,能量為3KeV,那么尾部區(qū)域污染劑量將為1.0×1015cm-2,這比SDE結(jié)下halo/pocket的有效摻雜劑量（通常為5×1013~10×1013cm-2）要小。但是,無論能量污染程度有多小,由于反摻雜作用,它仍然會導(dǎo)致halo/pocket有效摻雜濃度的下降,使器件特性發(fā)生偏離,例如閾值電壓Vt變小,截止電流Ioff和驅(qū)動電流Ids變大。
電性能偏離本身不是主要問題,因為器件參數(shù)可以通過
其它工藝參數(shù)例如通道或halo/pocket摻雜水平的調(diào)整恢復(fù)到原來的目標值。問題是SDE采用減速場模式離子注入并且能量污染程度較小時,器件性能是否能保持與漂移場模式離子注入完全一樣。這一點非常重要,因為
CMOS制造中器件性能和生產(chǎn)效率都是關(guān)鍵因素。理想情況是能同時保證器件性能和生產(chǎn)效率,任何有損對方的方法都不是可取的。本文從器件性能的角度出發(fā),對PMOS結(jié)構(gòu)中的能量污染效應(yīng)進行了研究和分析。
TCAD模擬結(jié)果
我們模擬了兩種不同的高性能PMOS邏輯器件,假設(shè)分別采用
2002ITRS預(yù)計的
