功耗功耗已成為便攜設(shè)備中邏輯器件的關(guān)鍵參數(shù)
世界越來越小
移動通信產(chǎn)品正在經(jīng)歷一場革命。PDA、移動電話和消費音頻產(chǎn)品之間的差異已不復(fù)存在,這些設(shè)備的所有功能都將納入一種多用途設(shè)備中。連便攜式電腦也面臨著被集成到移動電話中的威脅,而成為具有電子郵件和基本視頻會議功能的簡化PC。不管集成或?qū)ｉT的程度如何,所有移動產(chǎn)品都有一個共同的目標(biāo)：降低功耗。
功耗的物理定律
考慮方程P=V2/R
其中P為功耗,V為工作電壓,R為負(fù)載阻抗。
降低功率可通過兩種途徑來實現(xiàn),減小工作電壓或增大負(fù)載阻抗�，F(xiàn)在,大部分門電路的輸入阻抗均在10～50MΩ的數(shù)量級范圍內(nèi),因此,產(chǎn)生的電流也就在微安范圍內(nèi)。
大部分電流都是在高低態(tài)相互轉(zhuǎn)換的過程中消耗掉的。增加負(fù)載阻抗將使轉(zhuǎn)換時間和傳輸延遲增加,這在時鐘速度很高的2.5G和3G設(shè)計中是要絕對避免的。
增加轉(zhuǎn)換時間還會使輸出極晶體管出現(xiàn)故障,這是因為在閾值電壓點的兩個晶體管將被接通,從而使電流消耗急劇增大。顯然,無論對于信號傳輸延遲、功耗,還是對于器件的可靠性而言,增加阻抗均非解決之道。
單電池供電的TinyLogic超低功率器件
將電源電壓由5V降至1.5V,功耗會降低10倍以上。
要實現(xiàn)這種幅度的功率下降,可以通過采用更小尺度的加工工藝來實現(xiàn),如由0.8μm降至0.5μm,再降至0.35μm,甚至更低。
成倍降低工藝尺寸還可使設(shè)計人員降低集成電路的成本,基于0.5μm的設(shè)計比0.8μm設(shè)計尺寸更小,因而也更便宜。當(dāng)晶片的尺寸減小時,晶片的功耗也會隨之降低,根據(jù)方程：
P=(Icc×Vcc)+(Cpd×2×Vcc×f)+(Cl×2×Vcc×f)
其中P為晶片的功耗,Icc為電源電流,Vcc為電源電壓,Cpd為有效內(nèi)部電容,Cl為外部負(fù)載電容,f為工作頻率。
Vcc、Cl和f由電路設(shè)計決定,其中Cpd和晶片相關(guān)。通過將輸出極的電容效應(yīng)降至最低,減小開關(guān)功耗,就可以獲得極低的Cpd值,從而得到超低功率的TinyLogic器件。
降低工藝尺寸的另一個優(yōu)勢可提高器件的工作頻率,并且不會由于熱效應(yīng)而影響晶片的可靠性。
速度也是GPRS和UMTS等基于IP的下一代通信設(shè)計的關(guān)鍵因素。由于這些下一代通信技術(shù)要求更快的數(shù)據(jù)傳輸率,因而其內(nèi)部時鐘速率通常比GSM設(shè)計快10至100倍。
SV(ULP-A)和SP(ULP)系列產(chǎn)品是為高速、低功耗的應(yīng)用而設(shè)計的器件,在1.8V電壓下,SV系列器件傳輸延遲的典型值突破了2ns瓶頸,達(dá)到了1.9ns。這些器件成為要求高速度和低功率器件的基帶設(shè)備的首選配件。SV系列產(chǎn)品的工作電壓可低至900mV,與所有電池技術(shù)標(biāo)準(zhǔn)和所有工藝的半導(dǎo)體元件相匹配。
