附加采樣使CMOS晶體管實現(xiàn)了4倍速數(shù)據(jù)傳輸
NEC Electronics公司（位于加州的Santa Clara）的研究人員,使用原來實現(xiàn)2倍速傳輸?shù)?b>CMOS晶體管,實現(xiàn)了4倍速的傳輸。該公司的研究人員在最近舉行的ISSCC會議上發(fā)表文章,介紹了他們所研制的多路分離器測試樣品。這個樣品用常規(guī)的0.18微米工藝技術制成,能夠在串行連線上,以10GHz/s的速率進行接收與解碼,多路分離器晶體管使用的時鐘頻率為2.5 GHz。
使用了時鐘相位互相相差90°的4個并連的積分器,對輸入流進行取樣。每一個取樣窗口跨度為兩比特的輸入流,使用類似于便攜式CD播放器中附加取樣變換器所使用的方法進行取樣。只要新輸入的比特的值和上一個比特的值相同,不論所取值是1或是0,輸入的比特值都是確定的。
但是,如果取樣中包含一個1和一個0,則累加器中的數(shù)值不變,因此新比特的值不確定。這時任何一個積分器的輸出都是一個模糊的三值邏輯。
這種模糊狀況通過參考積分器的數(shù)值加以解決。積分器對于前一相位是開放的（參看附圖）。如果,譬如,前面的積分器數(shù)值是1-0或0-1,而且新積分器的數(shù)值為1,則新的結果為0-1。
對于有毛病的流1010101010110...,系統(tǒng)將無法應對;但是,這樣一個流,并沒有攜帶任何信息。有意義的流必須包括0-0或1-1,一旦出現(xiàn)了上述組合,解碼接著就可以進行。
論文中介紹的試驗樣片,缺乏時鐘恢復機構;因此需要外接一個PLL,以便產(chǎn)生4相時鐘。該公司聲稱,利用CMOS技術,采用將來比較新的工藝技術,傳輸速率可以達到40吉位/秒。CMOS技術的優(yōu)勢在于有更大的可能性,可以在同一芯片上集成規(guī)模巨大的SOC;可以不用采取成本更為昂貴的多芯片解決方案。
