EDA迎戰(zhàn)SoC的對(duì)策
Synopsys公司董事長(zhǎng)兼首席執(zhí)行官Aart De Geus博士是位EDA業(yè)的領(lǐng)軍人物,他因把邏輯綜合技術(shù)從理論轉(zhuǎn)入成功的商業(yè)運(yùn)用,而被列為20世紀(jì)最后25年中對(duì)電子業(yè)影響最大的產(chǎn)業(yè)領(lǐng)袖之一。 7月初,適逢Geus博士來(lái)華,記者有幸聽(tīng)到了他對(duì)SoC(系統(tǒng)芯片)時(shí)代EDA業(yè)發(fā)展的看法。
答：目前雖然整個(gè)經(jīng)濟(jì)環(huán)境慢下來(lái),但Synopsys一直發(fā)展良好。如今公司3200人左右,營(yíng)業(yè)額達(dá)7億美元,而實(shí)際股票市值已超過(guò)10億美元。公司多年來(lái)的持續(xù)發(fā)展,主要?dú)w功于在研發(fā)方面投入很大,每年投入超過(guò)20%,保證了Synopsys在所專(zhuān)注的領(lǐng)域內(nèi)保持了技術(shù)的領(lǐng)先性。
雖然Synopsys從邏輯綜合開(kāi)始,但現(xiàn)在在仿真、靜態(tài)時(shí)序、IP方面、系統(tǒng)級(jí)設(shè)計(jì)方面也都居于領(lǐng)導(dǎo)地位。另外還有測(cè)試。
三年半年前,我們意識(shí)到需要把布局和邏輯綜合、前端設(shè)計(jì)結(jié)合到一起。原因是到0.25mm,門(mén)延時(shí)和線延時(shí)基本相等。到0.18mm以下,線延時(shí)已超過(guò)門(mén)延時(shí),導(dǎo)致了設(shè)計(jì)方法的根本性變革。結(jié)果以前兩步走的方式(先邏輯綜合,后布局布線),現(xiàn)在要變成一步走的方式,叫物理綜合。
這對(duì)Synopsys意味著新的領(lǐng)域和新的挑戰(zhàn)。去年公司在物理綜合方面做了很大的投資,發(fā)布了革命性的產(chǎn)品——Physical Compiler,取得了170個(gè)成功芯片（tapeout）的設(shè)計(jì);今年6月又發(fā)布了Route Compiler,主要是單元布局后布線的,這個(gè)技術(shù)給Synopsys提供了完整的從上面的邏輯綜合到布局布線的完整解決方案。
問(wèn)：SoC設(shè)計(jì)對(duì)傳統(tǒng)EDA的挑戰(zhàn)是什么？
答：一,由于芯片規(guī)模很大,所以有很多門(mén),需要更大的容量;二,由于規(guī)模更大,需要很多層次化的設(shè)計(jì)工具,而傳統(tǒng)的工具在這方面做得不夠;三,關(guān)于IP(知識(shí)產(chǎn)權(quán)）,包括如何設(shè)計(jì)重用、驗(yàn)證及解決測(cè)試問(wèn)題;四,一方面規(guī)模大,所以希望工程師從RTL往上走;另一方面有硅工藝方面的問(wèn)題,必須往下走,關(guān)心由于工藝細(xì)化引起的晶體管級(jí)的問(wèn)題。
問(wèn)：Synopsys的戰(zhàn)略是什么？
答：Synopsys主要重視兩個(gè)領(lǐng)域,一是提供完整的從RTL(寄存器傳輸級(jí))到GDSⅡ(版圖設(shè)計(jì)的一種標(biāo)準(zhǔn)）的設(shè)計(jì)的解決方案;二是提供驗(yàn)證的解決方案。同時(shí)做IP、設(shè)計(jì)重用、測(cè)試等相關(guān)技術(shù)領(lǐng)域的工具。
如果看到0.13mm或0.10mm,特別是在信號(hào)完整性分析方面會(huì)面臨很大挑戰(zhàn)。一個(gè)問(wèn)題是串?dāng)_,一根線會(huì)對(duì)相鄰的另一根線的時(shí)延產(chǎn)生串?dāng)_。Synopsys已經(jīng)發(fā)布Primetime-SI,能幫助分析芯片的串?dāng)_。過(guò)去三年,Synopsys逐漸從前端為主的公司,變成RTL到GDSⅡ的完整的解決方案公司。
另一個(gè)是驗(yàn)證。原因芯片越大,設(shè)計(jì)芯片所花的精力越大。要考慮晶體管級(jí)、門(mén)級(jí)、RTL級(jí)到系統(tǒng)級(jí)的解決方案。Synopsys一方面致力于仿真器技術(shù)的提高;另一方面投資支持仿真器相關(guān)產(chǎn)品的研發(fā),比如Vera產(chǎn)品的成功使用對(duì)仿真效率的提高有非常大的幫助。另外中國(guó)特別感興趣的是CoCentric System Studio,因?yàn)橹袊?guó)很多人從事通信研究。
IP和設(shè)計(jì)重用方面,設(shè)計(jì)重用是解決SoC設(shè)計(jì)的唯一辦法。因?yàn)槿魏我粋�(gè)SoC一定集成了DSP核或處理器核,如何設(shè)計(jì)、驗(yàn)證、測(cè)試等,如何把別人的核集成到自己的設(shè)計(jì)中,都是很大的挑戰(zhàn)。
另一方面是測(cè)試,按照目前的趨勢(shì),將來(lái)測(cè)試晶體管的成本要比制造晶體管的成本大。解決辦法是在設(shè)計(jì)中,把智能測(cè)試設(shè)計(jì)放到你的設(shè)計(jì)中來(lái),將能夠降低你的測(cè)試方面的成本開(kāi)銷(xiāo)�！�
