CADENCE推出高級時序簽收分析系統(tǒng)
加州圣荷塞,2006年9月6日－Cadence設計系統(tǒng)公司（NASDAQ: CDNS）今天進一步拓展了Cadence® Encounter® 數(shù)字IC設計平臺的功能,公布了 EncounterTiming System。這套新系統(tǒng)為客戶提供了面向時序、信號完整性和功耗的統(tǒng)一視圖和單一來源——從設計和物理實現(xiàn),到最后的簽收(Signoff)分析。它不僅滿足了實現(xiàn)和簽收分析的需要,前端設計團隊還可以利用其全局時序調試功能,實現(xiàn)精確的根源分析和迅速的時序收斂,并且它還擁有著強大的圖形用戶界面。
通過Encounter Timing System,數(shù)字IC設計師可以克服不斷縮小的工藝節(jié)點帶來的困難,縮短上市時間、提高效率,將和信號完整性分析應用到設計流程的各個方面,并降低總生產成本。
Cadence Encounter Timing System具備了CeltIC® NDC領先的信號完整性(SI)分析和悲觀剔除技術(pessimism removal)的全部優(yōu)點,具備了達到簽收質量的時序、延遲計算、電源完整性等功能,并且與Encounter Conformal技術緊密聯(lián)結,以在設計流程所有階段得到全局、系統(tǒng)級的時序視圖。其它功能包括關鍵路徑模擬、SPICE追蹤、電遷移分析、統(tǒng)計時序以及計算功耗優(yōu)化及低功耗設計架構的能力。
為了方便設計師識別和找到時序問題的來源,Encounter Timing System設計了強大的以圖形為基礎的時序調試功能,用于精確的根源分析和迅速的時序收斂。Encounter Timing System還支持第三方的格式,例如Liberty和SDC,并充分發(fā)揮了有效電流源模型（ECSM）的性能,這是業(yè)內第一個、也是唯一一個開放的、經實際生產證明的高級延遲模型格式。其結果是前所未有的可用性、可預測性以及與實現(xiàn)和分析的相關性,并且它兼容業(yè)內通用的設計流程,非常易于采用。
“我們與Cadence一起合作,在我們的65納米級TSMC 參考設計流程 7.0中驗證了Encounter Timing System的信號完整性、靜態(tài)和統(tǒng)計時序分析功能。”臺積電（TSE: 2330,NYSE: TSM）的設計服務市場部高級主管Ed Wan說,“如今設計師可以使用能在設計流程中具有一致性的高級時序,并同時解決時序、信號完整性和功耗的互相依賴問題。”
“我們依靠Encounter時序引擎對我們最尖端的設計進行時序優(yōu)化和最終簽收�！盇theros Communications（NASDAQ: ATHR）的設計工程師Tim Conners說,“Encounter Timing System是對我們的設計實現(xiàn)和簽收流程的自然拓展,它的性能、貫穿流程的精確性,以及在時序和信號完整性簽收方面卓越的可用性,讓我們很自然地決定以其為標準�！�
“我們用過多種嚴格的基準,發(fā)現(xiàn)Encounter Timing System在我們的數(shù)百萬門級設計中達到了最高的性能和精確性�！盡agnum半導體公司的設計經理Eka Laiman說,“我們很滿意Encounter時序系統(tǒng)的易用性以及應用工程支持,它能夠讓我們進行迅速的轉型和改進。Encounter時序系統(tǒng)非常適合我們的Cadence前端設計流程,加快了我們數(shù)字視頻錄像芯片的大批量上市時間。”
