2008年7月15日Cadence設(shè)計系統(tǒng)公司宣布推出Cadence?C-to-SiliconCompiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計師在創(chuàng)建和復(fù)用系統(tǒng)級芯片IP的過程中，將生產(chǎn)力提高10倍。C-to-SiliconCompiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級模型之間的橋梁，它們通常是用C/C++和SystemC寫成的，而寄存器傳輸級（RTL）模型通常被用于檢驗、實現(xiàn)和集成SoC。這種重要的新功能對于開發(fā)新型SoC和系統(tǒng)級IP，用于消費電子、無線和有線網(wǎng)絡(luò)市場的公司尤其可貴。
ice:smarttags" />st="on" IsROCDate="False" IsLunarDate="False" Day="15" Month="7" Year="2008">2008年7月15日st1:chsdate>Cadence設(shè)計系統(tǒng)公司宣布推出Cadence? C-to-Silicon Compiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計師在創(chuàng)建和復(fù)用系統(tǒng)級芯片IP的過程中，將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級模型之間的橋梁，它們通常是用C/C++和SystemC寫成的，而寄存器傳輸級（RTL）模型通常被用于檢驗、實現(xiàn)和集成SoC。這種重要的新功能對于開發(fā)新型SoC和系統(tǒng)級IP，用于消費電子、無線和有線網(wǎng)絡(luò)市場的公司尤其可貴。
“今年初，Cadence勾畫出它擴(kuò)張到系統(tǒng)級相關(guān)領(lǐng)域的戰(zhàn)略，這是我們一個叫做的‘Sydney’重要內(nèi)部聯(lián)盟倡議的一部分，”Cadence產(chǎn)品與技術(shù)部執(zhí)行副總裁Jim Miller說，“C-to-Silicon Compiler是我們提供的第一款新產(chǎn)品，這是我們?nèi)P愿景的一部分，讓客戶可以減少系統(tǒng)規(guī)格與設(shè)計實現(xiàn)之間的反復(fù)，并為IP創(chuàng)建與復(fù)用提高設(shè)計師的生產(chǎn)力,這些在消費電子、無線和有線網(wǎng)絡(luò)市場是特別重要的。”
C-to-Silicon Compiler讓工程師可以在更高的提取級別上工作，并且?guī)椭布⒓軜?gòu)的分析自動進(jìn)行。設(shè)計師的生產(chǎn)力大大提高，因為該技術(shù)可以自動轉(zhuǎn)化和優(yōu)化從C/C++和SystemC到可綜合的Verilog? RTL (包含斷言)所描述的提取行為，進(jìn)行實現(xiàn)、驗證和SoC
