SoC,SoC的分類,SoC參數(shù)指標(biāo)等
SoC 的設(shè)計(jì)基礎(chǔ)是IP（Intellectual Property）復(fù)用技術(shù)。SoC 芯片需要集成一個(gè)復(fù)雜的系統(tǒng)，這導(dǎo)致了它具有比較復(fù)雜的結(jié)構(gòu)，如果是從頭開始完成芯片設(shè)計(jì)，顯然將花費(fèi)大量的人力物力。另外，現(xiàn)在電子產(chǎn)品的生命期正在不斷縮短，這要求芯片的設(shè)計(jì)可以在更短的周期內(nèi)完成。為了加快SoC 芯片設(shè)計(jì)的速度，人們將已有的IC 電路以模塊的形式，在SoC 芯片設(shè)計(jì)中調(diào)用，從而簡(jiǎn)化芯片的設(shè)計(jì)，縮短設(shè)計(jì)時(shí)間，提高設(shè)計(jì)效率。這些可以被重復(fù)使用的IC 模塊就叫做IP 模塊（或者系統(tǒng)宏單元、芯核、虛擬器件）。IP 模塊是一種預(yù)先設(shè)計(jì)好，已經(jīng)過(guò)驗(yàn)證，具有某種確定功能的集成電路、器件或部件。它有3 種不同形式：軟IP 核(soft IP core)、固IP 核(firm IP core)和硬IP 核(hard IP core)。
1．軟IP
核軟IP 核主要是基于IP 模塊功能的描述。它在抽象的較高層次上對(duì)IP 的功能進(jìn)行描述，并且已經(jīng)過(guò)行為級(jí)設(shè)計(jì)優(yōu)化和功能驗(yàn)證。它通常以HDL 文檔的形式提交給用戶，文檔中一般包括邏輯描述、網(wǎng)表，以及一些可以用于測(cè)試，但不能物理實(shí)現(xiàn)的文件。使用軟IP，用戶可以綜合出正確的門電路級(jí)網(wǎng)表，進(jìn)行后續(xù)結(jié)構(gòu)設(shè)計(jì)，并借助EDA 綜合工具與其他外部邏輯電路結(jié)合成一體，設(shè)計(jì)出需要的器件。雖然，軟IP 的靈活性大，可移植性好，但同硬IP 相比，因?yàn)樗缓腥魏尉唧w的物理信息，所以如果后續(xù)設(shè)計(jì)不當(dāng)，很可能導(dǎo)致設(shè)計(jì)失敗。另外，后續(xù)的布局布線工作也將花費(fèi)大量的時(shí)間。
2．硬IP
核硬IP 核主要是基于IP 模塊物理結(jié)構(gòu)的描述。它提供給用戶的形式是電路物理結(jié)構(gòu)掩模版圖和全套工藝文件，是可以拿來(lái)就用的全套技術(shù)。其優(yōu)點(diǎn)為，完成了全部的前端和后端設(shè)計(jì)，已有固定的電路布局局和具體工藝，可以確保性能，并縮短SoC 的設(shè)計(jì)時(shí)間。但因?yàn)槠潆娐凡季趾凸に囀枪潭ǖ�，同時(shí)也導(dǎo)致了靈活性較差，難以移植到不同的加工工藝。
3．固IP
