鎖相環(huán),鎖相環(huán)分類，鎖相環(huán)電路，鎖相環(huán)原理，鎖相環(huán)在SDH網絡中的應用
分類:模擬鎖相環(huán)電路/數字鎖相環(huán)電路
使用數字鎖相環(huán)集成電路CD4046。由圖可見，它有一個方波壓控振蕩器（VCO）和三個相位比較器。
三個相位比較器分別是：
1.異或相位比較器（NOR），即PC1，其相位鎖定范圍為0~180o；
2.相位-頻率比較器（PFD），即PC2，其相位鎖定范圍為-360o~360o；
3.JK觸發(fā)相位比較器（JK），即PC3，其相位鎖定范圍為0~360o。
鎖相環(huán)是一種控制晶振使其相對于參考信號保持恒定相位的電路，在數字通信系統中使用比較廣泛。目前微處理器或DSP集成的片上鎖相環(huán)，主要作用則是通過軟件實時地配置片上外設時鐘，提高系統的靈活性和可靠性。此外，由于采用軟件可編程鎖相環(huán)，所設計的系統處理器外部允許較低的工作頻率，而片內經過鎖相環(huán)微處理器提供較高的系統時鐘。這種設計可以有效地降低系統對外部時鐘的依賴和電磁干擾，提高系統啟動和運行的可靠性，降低系統對硬件的設計要求。
TMS320F28l2處理器的片上晶振和鎖相環(huán)模塊為內核及外設提供時鐘信號，并且控制器件的低功耗工作模式。片上晶振模塊允許使用2種方式為器件提供時鐘，即采用內部振蕩器或外部時鐘源。如果使用內部振蕩器，必須在XI/XCLKIN和X2這兩個引腳之間連接一個石英晶體，一般選用30 MHz。如果采用外部時鐘，可以將輸人的時鐘信號直接接到XI/XCLKIN引腳上，而X2懸空，不使用內部振蕩器。晶體振蕩器及鎖相環(huán)模塊結構如圖1 所示。
圖1 晶體振蕩器及鎖相環(huán)模塊
外部XPLLDIS引腳可以選擇系統的時鐘源。當XPLLDIS為低電平時，系統直接采用外部時鐘或外部晶振作為系統時鐘；當XPLLDIS為高電平時，外部時鐘經過PLL倍頻后為系統提供時鐘。系統可以通過鎖相環(huán)控制寄存器來選擇鎖相環(huán)的工作模式和倍頻的系數。表1列出了鎖相環(huán)配置模式。
表1 鎖相環(huán)配置模式
