賽靈思推出ISE設(shè)計套件11.1版
賽靈思公司（Xilinx, Inc. (NASDAQ: XLNX)）日前宣布正式推出ISE設(shè)計套件11.1版本（ISE Design Suite 11.1）。這一FPGA設(shè)計解決方案在業(yè)界率先為邏輯、數(shù)字信號處理、嵌入式處理以及系統(tǒng)級設(shè)計提供了完全可互操作的領(lǐng)域?qū)Ｓ迷O(shè)計流程和工具配置。該新版本為面向多種市場和應(yīng)用的基于FPGA的片上系統(tǒng)解決方案提供了更簡單、更智能的設(shè)計方法。賽靈思公司致力于為設(shè)計人員提供目標(biāo)設(shè)計平臺，而ISE 設(shè)計套件 11.1版本的推出是一個重要的里程碑。
為更好地滿足當(dāng)前異常多元化的FPGA應(yīng)用對先進(jìn)FPGA設(shè)計技術(shù)的需求，賽靈思公司此次推出的ISE設(shè)計套件創(chuàng)新性地提供了四個針對特定領(lǐng)域而優(yōu)化的配置版本：邏輯版本（Logic Edition）、DSP版本（DSP Edition）、嵌入式版本（Embedded Edition）和系統(tǒng)版本（System Edition）。 每一版本都提供了完整的FPGA設(shè)計流程，并且專門針對特定的用戶群體（工程師）和特定領(lǐng)域的設(shè)計方法及設(shè)計環(huán)境要求進(jìn)行了優(yōu)化，從而使設(shè)計人員能夠?qū)⒏嗑杏趧?chuàng)建增值的、具有競爭力的差異化產(chǎn)品和應(yīng)用。
同時，針對與目標(biāo)設(shè)計平臺一起提供的基礎(chǔ)級FPGA與領(lǐng)域?qū)Ｓ霉ぞ�、技術(shù)以及IP組件等， ISE 設(shè)計套件 11.1版本還為其提供了新功能以及易于使用的增強(qiáng)特性。 賽靈思公司隨其Virtex®-6 和 Spartan®-6 FPGA系列器件而推出的目標(biāo)設(shè)計平臺為嵌入式、DSP和硬件設(shè)計人員提供了范圍廣泛的器件、通用設(shè)計流程、IP、開發(fā)工具和運行時間平臺。 ISE 設(shè)計套件 11.1版本可使基于現(xiàn)有Virtex-5 和 Spartan-3 FPGA的設(shè)計開發(fā)周期縮短長達(dá)50%、平均動態(tài)功耗降低10%、開發(fā)工具性能提升一倍。同時賽靈思早期試用客戶則可利用基于最新Virtex-6 和 Spartan-6器件的目標(biāo)設(shè)計平臺開始新的設(shè)計。
“新的FPGA用戶來自不同的設(shè)計領(lǐng)域，他們采用不同的方法來完成設(shè)計。 用一種設(shè)計流程或設(shè)計環(huán)境滿足每個設(shè)計者的需要已經(jīng)不再現(xiàn)實。” 賽靈思公司ISE 設(shè)計套件高級營銷總監(jiān)Tom Feist先生說，“我們ISE 11.1正為這種需求而推出。通過為設(shè)計人員提供針對其工作的目標(biāo)設(shè)計平臺所需的工具，幫助他們以盡可能快的時間完成從概念到生產(chǎn)的整個流程。 這一特定領(lǐng)域優(yōu)化的方法為FPGA設(shè)計工具的互操作性設(shè)立了新的基準(zhǔn)。這也是賽靈思公司兩年多時間進(jìn)行密集研發(fā)，并對早期試用客戶進(jìn)行大量測試的成果。”
“對于幾乎所有希望使用FPGA的設(shè)計人員來說，ISE 設(shè)計11在全面的設(shè)計環(huán)境方面提供了非常重大的進(jìn)步�！� Atomic Rules公司首席技術(shù)官Shepard Siegel先生說， “根據(jù)我們采用ISE 設(shè)計套件 11預(yù)發(fā)布版本完成多項設(shè)計所獲得的經(jīng)驗，我們在設(shè)計項目的所有方面都實現(xiàn)了相當(dāng)大的提高，包括運行時間縮短1/3，資源利用率和Fmax性能提高10%�！�
領(lǐng)域優(yōu)化的設(shè)計配置
基于賽靈思在設(shè)計輸入、綜合、實施和驗證方面的專有技術(shù)，以及與業(yè)界領(lǐng)先的第三方綜合和仿真解決方案的集成，ISE 設(shè)計套件11.1每個不同版本都提供了一個從前到后的全面設(shè)計環(huán)境。因此，設(shè)計人員可以選擇最適合自己的設(shè)計方法的配置和賽靈思目標(biāo)設(shè)計平臺，從而實現(xiàn)更高的生產(chǎn)力，以最快的速度完成設(shè)計并獲得最高質(zhì)量的設(shè)計結(jié)果。
ISE設(shè)計套件邏輯版本（ISE Design Suite Logic Edition）針對采用賽靈思基礎(chǔ)目標(biāo)設(shè)計平臺（Xilinx Base Targeted Design Platform）、主要關(guān)注邏輯和連接功能的設(shè)計人員而優(yōu)化。這一版本包括： ISE Foundation、ISE Simulator、PlanAhead™ 設(shè)計和分析工具, ChipScope™ Pro 調(diào)試以及串行 I/O工具包、豐富的基礎(chǔ)IP目錄產(chǎn)品以及位流生成/器件編程工具。
ISE設(shè)計套件DSP版本 (ISE Design Suite DSP Edition) 針對采用賽靈思DSP領(lǐng)域目標(biāo)設(shè)計平臺（Xilinx DSP Domain Targeted Design Platform）、主要面向算法、系統(tǒng)和硬件的設(shè)計人員而優(yōu)化。這一版本包括： System Generator for DSP、AccelDSP™ 綜合工具和DSP專用IP，以及邏輯版本中所包括的所有基礎(chǔ)級FPGA設(shè)計工具和技術(shù)。
ISE設(shè)計套件嵌入式版本（ISE Design Suite Embedded Edition）針對采
