具有板級(jí)設(shè)計(jì)經(jīng)驗(yàn)的工程師一般對(duì)于處理器芯片的功耗水平都了如指掌，給定芯片的實(shí)現(xiàn)工藝和工作頻率，就可以推斷出處理器的功耗。然而對(duì)于可授權(quán)的處理器核IP來(lái)說(shuō)，這種經(jīng)驗(yàn)是非常不準(zhǔn)確的。處理器芯片的功耗數(shù)據(jù)是測(cè)量芯片封裝中所有電路功耗得到的結(jié)果，而可授權(quán)處理器核的功耗分析基于仿真的結(jié)果，IP供應(yīng)商公布的功耗數(shù)據(jù)有可能忽略掉一些產(chǎn)生功耗的功能模塊。影響可授權(quán)處理器核功耗的因素有很多，包括芯片實(shí)現(xiàn)的工藝水平(制程
具有板級(jí)設(shè)計(jì)經(jīng)驗(yàn)的工程師一般對(duì)于處理器芯片的功耗水平都了如指掌，給定芯片的實(shí)現(xiàn)工藝和工作頻率，就可以推斷出處理器的功耗。然而對(duì)于可授權(quán)的處理器核
IP來(lái)說(shuō)，這種經(jīng)驗(yàn)是非常不準(zhǔn)確的。
處理器芯片的功耗數(shù)據(jù)是測(cè)量芯片封裝中所有電路功耗得到的結(jié)果，而可授權(quán)處理器核的功耗分析基于仿真的結(jié)果，IP供應(yīng)商公布的功耗數(shù)據(jù)有可能忽略掉一些產(chǎn)生功耗的功能模塊。影響可授權(quán)處理器核功耗的因素有很多，包括芯片實(shí)現(xiàn)的工藝水平(制程和線寬)，物理單元庫(kù)以及進(jìn)行功耗分析時(shí)運(yùn)行在處理器上的測(cè)試程序。因此，在比較兩家處理器核的功耗水平時(shí)，要格外小心謹(jǐn)慎，因?yàn)橐?guī)格文檔中的數(shù)據(jù)很可能基于不同的條件，不具有可比性。例如，分別采用TSMC 0.18μm G制程和0.13μm LVLK制程，采用針對(duì)功耗優(yōu)化的綜合方式，并且此數(shù)據(jù)不包括時(shí)鐘樹(shù)上的功耗。
下面具體來(lái)看腳注中所列的條件
●工藝制程：TSMC的G制程是通用低成本制程，而LVLK 制程為高性能制程，它采用低閾值電壓的晶體管，雖然增加了靜態(tài)漏電功耗但是因?yàn)楣ぷ麟妷焊退詣?dòng)態(tài)功耗大大降低。即使線寬相同，采用不同制程的芯片功耗水平有可能相差50%或更多。只有在相同工藝制程下的數(shù)據(jù)才具有可比性，如果功耗數(shù)據(jù)基于的工藝制程不同，雖然可以根據(jù)經(jīng)驗(yàn)推斷
其它制程下的功耗，但那無(wú)疑是不準(zhǔn)確的。
●綜合優(yōu)化設(shè)置：處理器的功耗數(shù)據(jù)是綜合工具針對(duì)功耗進(jìn)行優(yōu)化的條件下得到的。除此之外，綜合工具也可以針對(duì)面積和速度進(jìn)行優(yōu)化，每種優(yōu)化設(shè)置下得到的處理器主頻，面積和功耗水平都不相同。實(shí)際上，處理器核規(guī)格文檔中所列出的最高主頻，最小面積以及最低功耗，很可能是分別采用不同的綜合優(yōu)化設(shè)置得到的，如果文檔中沒(méi)有明確列出綜合條件，最好向IP供應(yīng)商問(wèn)清楚。
●未計(jì)入功耗的電路：功耗數(shù)據(jù)中沒(méi)有包括時(shí)鐘樹(shù)上的功耗。因?yàn)闀r(shí)鐘樹(shù)部分運(yùn)行在處理器的最高頻率上，一般來(lái)說(shuō)，時(shí)鐘樹(shù)上會(huì)有大量的動(dòng)態(tài)功耗，不計(jì)入時(shí)鐘樹(shù)的功耗會(huì)使整個(gè)處理器的功耗數(shù)值減小30%～50%，而處理器正常工作是離不開(kāi)時(shí)鐘樹(shù)的。顯然，如果一個(gè)處理器核的功耗計(jì)入時(shí)鐘樹(shù)而另一個(gè)不計(jì)的話，兩相比較是毫無(wú)意義的。
注意，還有四個(gè)關(guān)鍵因素，包括：工作電壓，綜合過(guò)程中使用的物理單元庫(kù)，功耗數(shù)值是布局布線之前還是之后得到的以及進(jìn)行功耗仿真時(shí)運(yùn)行的應(yīng)用程序，這些因素也會(huì)對(duì)處理器核的功耗水平產(chǎn)生重要影響。以130nm工藝為例，處理器的工作電壓范圍大約是1.2V～0.6V，工作電壓的不同會(huì)導(dǎo)致動(dòng)態(tài)功耗的不同。因此，一定要弄清處理器核規(guī)格文檔中列出的功耗數(shù)據(jù)是在什么工作電壓下得到的。
綜合過(guò)程中使用的物理單元庫(kù)同樣對(duì)功耗有很大影響。表1列出了五種Tensilica鉆石標(biāo)準(zhǔn)處理器核的功耗數(shù)據(jù)。所有這些數(shù)據(jù)都基于TSMC 0.13μm G制程，但使用不同的物理單元庫(kù)和工作電壓(這里的數(shù)據(jù)都包括時(shí)鐘樹(shù)的功耗)。表1所列每個(gè)處理器核的功耗包括動(dòng)態(tài)功耗和靜態(tài)功耗兩部分。動(dòng)態(tài)功耗會(huì)隨主頻線性增長(zhǎng)而靜態(tài)功耗不會(huì)。
低功耗的數(shù)據(jù)是以ARM的Artisan Metro單元庫(kù)實(shí)現(xiàn)，在0.6V工作電壓下通過(guò)仿真獲得的，由于制程、單元庫(kù)和綜合優(yōu)化選項(xiàng)的限制，低功耗處理器的主頻一般低于
100MHz。高性能的數(shù)據(jù)是以ARM的Artisan SageX單元庫(kù)實(shí)現(xiàn)，在1.2V工作電壓下仿真獲得的，同樣的處理器核心此時(shí)功耗更高，但是主頻也較高，通�？梢赃_(dá)到
200MHz以上。
表2所示為5款鉆石標(biāo)準(zhǔn)處理器在TSMC 0.13 G和90 G工藝制程下采用ARM的Artisan SageX單元庫(kù)，針對(duì)速度進(jìn)行優(yōu)化綜合后的動(dòng)態(tài)功耗比較。可以看出采用更先進(jìn)的90 G工藝，單位頻率下的動(dòng)態(tài)功耗有了顯著下降。采用TSMC的90 G工藝，處理器主頻相比采用0.13 G工藝可以提高近50%。
另外一個(gè)決定處理器核功耗數(shù)值的因素是功耗仿真發(fā)生在布局布線之前還是之后。一般來(lái)說(shuō)，布局布線后處理器的面積會(huì)增加10%～
15%，面積的增加帶來(lái)了
