嵌入式系統(tǒng)降低功耗的方法研究
山東科技大學(xué) 張煒韓進(jìn)
引 言
隨著嵌入式系統(tǒng)應(yīng)用的迅速發(fā)展，PDA和移動電話等便攜式裝置深入到生產(chǎn)生活的各個角落，嵌入式系統(tǒng)市場有迅速增長趨勢。嵌入式系統(tǒng)一般是由電池來供給電能的，而且大多數(shù)嵌入式設(shè)備都有體積和重量的約束。減少電能消耗不僅能延長電池的壽命，縮短用戶更換電池的周期，而且能提高系統(tǒng)性能與減小系統(tǒng)開銷，甚至能起到保護(hù)環(huán)境的作用。
1 嵌入式系統(tǒng)功耗分析
研究微處理器的低功耗設(shè)計技術(shù)，首先必須了解它的功耗來源。如圖1所示，從高層次仿真得出的結(jié)論可以看出，通過開關(guān)級功率模擬所獲得的高性能CPU的功率分布關(guān)系。其中，時鐘功耗所占比例最大，包括時鐘發(fā)生、驅(qū)動器、時鐘樹、鎖存器和所有時鐘負(fù)擔(dān)的器件；數(shù)據(jù)通路的功耗僅次于時鐘，主要包括執(zhí)行單元、總線和寄存器文件；片上存儲器的功耗主要由存儲器的大小以及存儲陣列的電路和物理結(jié)構(gòu)所決定；控制單元和I／O的功耗通常占整個芯片功耗的一小部分。
2 嵌入式系統(tǒng)低功耗設(shè)計
低功耗設(shè)計是一個復(fù)雜的綜合性課題。就流程而言，包括功耗建模、評估以及優(yōu)化等；就設(shè)計抽象層次而言，包括自硬件底層至應(yīng)用程序?qū)拥乃谐橄髮哟�，而目前低功耗設(shè)計大都在操作系統(tǒng)層實施，如圖2所示。同時，功耗優(yōu)化與系統(tǒng)速度和面積等指標(biāo)的優(yōu)化密切相關(guān)，需要折中考慮。下面根據(jù)各部分在嵌入式系統(tǒng)中的不同層次，討論常用的低功耗設(shè)計技術(shù)及具體應(yīng)用。
2．1 低功耗硬件設(shè)計
低功耗硬件設(shè)計是嵌入式系統(tǒng)降低功耗的重要內(nèi)容。因此，需要從系統(tǒng)內(nèi)部結(jié)構(gòu)設(shè)計、系統(tǒng)時鐘設(shè)計和低功耗模式等幾方面采用特定的方法(例如，門控時鐘和可變頻率時鐘、并行結(jié)構(gòu)與流水線技術(shù)、低功耗單元庫、低功耗狀態(tài)機編碼、Cache低功耗設(shè)計等)來實現(xiàn)系統(tǒng)硬件節(jié)能設(shè)計。下面介紹門控時鐘和可變頻率時鐘的應(yīng)用。時鐘是惟一在所有時間都充放電的信號，而且很多情況下引起不必要的門的翻轉(zhuǎn)，因此降低時鐘的開關(guān)活動性將對降低整個系統(tǒng)的功耗產(chǎn)生很大的影響。門控時鐘包括門控邏輯模塊時鐘和門控寄存器時鐘。門控邏輯模塊時鐘對時鐘網(wǎng)絡(luò)進(jìn)行劃分，如果在當(dāng)前的時鐘周期內(nèi)，系統(tǒng)沒有用到某些邏輯模塊，則暫時切斷這些模塊的時鐘信號，從而顯著降低開關(guān)功耗。圖3為采用“與”門實現(xiàn)的時鐘控制電路。門控寄存器時鐘的原理是當(dāng)寄存器保持?jǐn)?shù)據(jù)時，關(guān)閉寄存器時鐘，以降低功耗。門控時鐘易引起毛刺，必須對信號的時序加以嚴(yán)格限制，并對其進(jìn)行仔細(xì)的時序驗證。
另一種常用的時鐘技術(shù)就是可變頻率時鐘。它可根據(jù)系統(tǒng)性能要求，配置適當(dāng)?shù)臅r鐘頻率以避免不必要的功耗。門控時鐘實際上是可變頻率時鐘的一種極限情況(即只有0和最高頻率兩種值)，因此，可變頻率時鐘比門控時鐘技術(shù)更加有效，但需要系統(tǒng)內(nèi)嵌時鐘產(chǎn)生模塊PLL，增加了設(shè)計復(fù)雜度。圖4為在具有低功耗特性的嵌入式芯片上進(jìn)行的時鐘系統(tǒng)設(shè)計方案。片上時鐘系統(tǒng)通過2個數(shù)字鎖相環(huán)CPUPLL和SysPLL來穩(wěn)定16MHz的輸入時鐘，分別送到不同的倍頻器和分頻器。經(jīng)CPU-PLL的時鐘信號作為處理器內(nèi)核時鐘，經(jīng)SysPLL的時鐘信
