硬件開發(fā)基本準(zhǔn)則
啟動一個硬件開發(fā)項(xiàng)目,原始的推動力會來自于很多方面,比如市場的需要,基于整個系統(tǒng)架構(gòu)的需要,應(yīng)用軟件部門的功能實(shí)現(xiàn)需要,提高系統(tǒng)某方面能力的需要等等,所以作為一個硬件系統(tǒng)的設(shè)計者,要主動的去了解各個方面的需求,并且綜合起來,提出最合適的硬件解決方案。比如A項(xiàng)目的原始推動力來自于公司內(nèi)部的一個高層軟件小組,他們在實(shí)際當(dāng)中發(fā)現(xiàn)原有的處理器板IP轉(zhuǎn)發(fā)能力不能滿足要求,從而對于系統(tǒng)的配置和使用都會造成很大的不便,所以他們提出了對新硬件的需求。根據(jù)這個目標(biāo),硬件方案中就針對性的選用了兩個高性能網(wǎng)絡(luò)處理器,然后還需要深入的和軟件設(shè)計者交流,以確定內(nèi)存大小,內(nèi)部結(jié)構(gòu),對外接口和調(diào)試接口的數(shù)量及類型等等細(xì)節(jié),比如軟件人員喜歡將控制信令通路和數(shù)據(jù)通路完全分開來,這樣在確定內(nèi)部數(shù)據(jù)走向的時候要慎重考慮。項(xiàng)目開始之初是需要召開很多的討論會議的,應(yīng)該盡量邀請所有相關(guān)部門來參與,好處有三個,第一可以充分了解大家的需要,以免在系統(tǒng)設(shè)計上遺漏重要的功能,第二是可以讓各個部門了解這個項(xiàng)目的情況,提早做好時間和人員上協(xié)作的準(zhǔn)備,第三是從感情方面講,在設(shè)計之初各個部門就參與了進(jìn)來,這個項(xiàng)目就變成了大家共同的一個心血結(jié)晶,會得到大家的呵護(hù)和良好合作,對完成工作是很有幫助的。
2 原理圖設(shè)計中要注意的問題
原理圖設(shè)計中要有“拿來主義”,現(xiàn)在的芯片廠家一般都可以提供參考設(shè)計的原理圖,所以要盡量的借助這些資源,在充分理解參考設(shè)計的基礎(chǔ)上,做一些自己的發(fā)揮。當(dāng)主要的芯片選定以后,最關(guān)鍵的外圍設(shè)計包括了電源,時鐘和芯片間的互連。
電源是保證硬件系統(tǒng)正常工作的基礎(chǔ),設(shè)計中要詳細(xì)的分析：系統(tǒng)能夠提供的電源輸入;單板需要產(chǎn)生的電源輸出;各個電源需要提供的電流大小;電源電路效率;各個電源能夠允許的波動范圍;整個電源系統(tǒng)需要的上電順序等等。比如A項(xiàng)目中的網(wǎng)絡(luò)處理器需要1.25V作為核心電壓,要求精度在＋5%- －3%之間,電流需要12A左右,根據(jù)這些要求,設(shè)計中采用5V的電源輸入,利用Linear的開關(guān)電源控制器和IR的MOSFET搭建了合適的電源供應(yīng)電路,精度要求決定了輸出電容的ESR選擇,并且為防止電流過大造成的電壓跌落,加入了遠(yuǎn)端反饋的功能。
時鐘電路的實(shí)現(xiàn)要考慮到目標(biāo)電路的抖動等要求,A項(xiàng)目中用到了GE的PHY器件,剛開始的時候使用一個內(nèi)部帶鎖相環(huán)的零延時時鐘分配芯片提供100MHz時鐘,結(jié)果GE鏈路上出現(xiàn)了丟包,后來換成簡單的時鐘Buffer器件就解決了丟包問題,分析起來就是內(nèi)部的鎖相環(huán)引入了抖動。
