同步管道突發(fā)式SRAM
同步管道突發(fā)式SRAM大體的結(jié)構(gòu)如圖所示。這種類型的SRAM需要考慮適應(yīng)CPU的突發(fā)傳輸模式，圖中“突發(fā)控制”部分就是為此設(shè)計(jì)的電路。
圖 同步管道突發(fā)式SRAM的內(nèi)部框圖
現(xiàn)在的CPU都在內(nèi)部裝載高速緩沖存儲(chǔ)器，以便于提高對(duì)連續(xù)區(qū)域的存取效率。即使針對(duì)外部總線，也設(shè)計(jì)了類似提高對(duì)連續(xù)區(qū)域存取效率的總線周期，該總線周期稱為突發(fā)傳輸周期。
在突發(fā)傳輸周期中，雖然通常是將連續(xù)4字的數(shù)據(jù)匯總后進(jìn)行傳輸，但只要知道開(kāi)始地址，之后就可確定存取地址的順序。因此，像通常存儲(chǔ)器的存取方式那樣，不必輸出每次的地址，只要輸出最初的地址，之后與時(shí)鐘同步，就可連續(xù)輸出數(shù)據(jù)，這樣就可以實(shí)現(xiàn)高速化的目標(biāo)。
對(duì)此，在同步SRAM上，對(duì)應(yīng)于該突發(fā)傳輸周期，只要給予最初的地址，就可以實(shí)現(xiàn)通過(guò)自身自動(dòng)生成下一個(gè)地址，然后進(jìn)行數(shù)據(jù)的讀／寫操作。之所以稱為“同步突發(fā)”及“同步管道突發(fā)”，是為了表示這是對(duì)應(yīng)于突發(fā)傳輸操作的。
在個(gè)人計(jì)算機(jī)的世界中，同步管道突發(fā)式SRAM在奔騰（Pentium）類處理器成為主流之前經(jīng)常作為二級(jí)高速緩沖存儲(chǔ)器使用。近期的CPU為了提高性能都內(nèi)置了二級(jí)高速緩沖存儲(chǔ)器。在外部即使附加高速緩沖存儲(chǔ)器作為3J緩存，其性能也未提高多少。因此，在個(gè)人計(jì)算機(jī)的母板上已經(jīng)很少能看到同步管道突發(fā)式SRAM。
