不同工作電壓組件間的橋接
半導(dǎo)體產(chǎn)業(yè)致力于發(fā)展“更小、更快、更便宜、更好”的產(chǎn)品。目前的PDA功能比早期體積龐大的計算機(jī)更加強(qiáng)大。到目前為止，大部分用來縮減體積的方法都是借著縮減組成各組件的晶體管體積。然而，隨著嵌入式系統(tǒng)中晶體管的尺寸越來越小，大多數(shù)組件轉(zhuǎn)而采用更低的電源電壓，以實(shí)現(xiàn)“更小、更快、更便宜、更好”的產(chǎn)品。但在轉(zhuǎn)換的過程，系統(tǒng)中的某些組件需要更長的時間，而無法同步升級。因此，在3.3V的系統(tǒng)中可能存在5V組件；亦或是5V系統(tǒng)中可能存在3.3V組件。
對嵌入式設(shè)計人員來說，解決方法之一是采用邏輯電位轉(zhuǎn)換器(level translators)，但采用電位轉(zhuǎn)換器并非成本效益比最高的解決方案。本文將討論如何以低成本方式將一個3.3V的微控制器(MCU)與一個5V的外圍裝置連結(jié)起來。
如果要將5V設(shè)計轉(zhuǎn)為3.3V，第一件事就是尋求電源為3.3V但其它性能相同的微控制器。大多數(shù)情況下，都能找到支持3.3V的同級微控制器。而且成本持平、甚至更低。如果找不到可在3.3V下運(yùn)作的替代組件，則須采用雙電源。本文的重點(diǎn)就是集中在雙電源供電的設(shè)計。
就像兩個來自世界兩端的人要溝通，首先兩者要能夠彼此了解。同樣的，要把5V和3V下運(yùn)作的組件加以結(jié)合，道理也是一樣。首先必須理解邏輯電位(voltage logic levels)和輸入/輸出結(jié)構(gòu)。對于輸入，需要考慮VIH(保證被檢測為high的輸入電壓)和VIL(保證被檢測為low的輸入電壓)。將3.3V系統(tǒng)連接到5V組件時，VIH通常會比VIL帶來更大的問題。當(dāng)然，這并不是說可以忽略VIL參數(shù)。驅(qū)動組件必須輸出高于接收組件VIH(min)值的電壓才能保證正確的邏輯檢測。但是，電壓過高也不好。
幾乎所有CMOS組件在所有I/O接腳都具備ESD保護(hù)電路。實(shí)現(xiàn)ESD保護(hù)最常見的方法是采用箝位二極管將這些接腳連接到Vdd和Vss。這通常意味著最大輸入電壓為Vdd+0.3V，最小輸入電壓為Vss-0.3V。如果電壓超出范圍，保護(hù)二極管就會導(dǎo)通；如果輸入端沒有串聯(lián)電阻，極大電流就會通過二極管，并有可能啟動閂鎖效應(yīng)。電壓若是夠高(如3.3V系統(tǒng)中的5V輸入)，那么串聯(lián)電阻必須非常大才能保證箝位電流處于安全范圍。電阻若是夠大，那么由于接腳電容和PCB設(shè)計而引起的低輸入電容可能就會變得重要起來。RC時間常數(shù)會導(dǎo)致訊號延遲。許多制造商都建議不要使用箝位二極管實(shí)現(xiàn)ESD保護(hù)。因此，采用串聯(lián)電阻并非使5V系統(tǒng)與3.3V組件兼容的最好方法。
標(biāo)準(zhǔn)CMOS組件的邏輯電位，大多數(shù)VIH(min)都是0.7Vdd或0.8Vdd；而VIL(max)大約在0.2Vdd或0.3Vdd。對于5V邏輯，對應(yīng)的VIH為3.5V或4.0V，VIL(max)為1.0V或1.5V。在低負(fù)載時，大多數(shù)CMOS組件的輸出都接近于電源電壓(0.1或0.2壓降)。隨著負(fù)載電流增加，VOH會變低。因此，確定VOH必須要考慮負(fù)載電流。
與串聯(lián)輸入電阻相比，更好的方法是采用電阻分壓將5V訊號轉(zhuǎn)換到3.3V輸入范圍內(nèi)(見圖2)。
