高動(dòng)態(tài)擴(kuò)頻接收機(jī)中數(shù)字匹配濾波器的FPGA設(shè)計(jì)
摘要：本文介紹了一種高動(dòng)態(tài)擴(kuò)頻數(shù)字接收機(jī)中數(shù)字匹配濾波器的原理和其基于FPGA的實(shí)現(xiàn)方法。改進(jìn)的數(shù)字匹配濾波器的資源消耗僅為折疊匹配濾波器的一半,本文提出的方法適用于高動(dòng)態(tài)環(huán)境下擴(kuò)頻信號(hào)的長(zhǎng)偽碼快速捕獲。
針對(duì)基于PCM-CDMA-DS/BPSK的擴(kuò)頻系統(tǒng),采用TI公司的C6000系列DSP和Xilinx公司開發(fā)的Virtex-Ⅱ系列FPGA來(lái)實(shí)現(xiàn)高動(dòng)態(tài)接收機(jī),可以簡(jiǎn)化系統(tǒng)設(shè)計(jì)、提高系統(tǒng)的穩(wěn)定性并縮短開發(fā)周期。系統(tǒng)采用的是碼長(zhǎng)為1023的GOLD碼,要求單次捕獲時(shí)間≤0.2秒。在高動(dòng)態(tài)環(huán)境中,由于高速相對(duì)運(yùn)動(dòng)會(huì)引起較大的多普勒頻移,擴(kuò)頻偽碼的捕獲必須同時(shí)對(duì)信號(hào)進(jìn)行時(shí)域和頻域的二維搜索,給擴(kuò)頻偽碼相位的初始捕獲增加了難度,為了滿足單次捕獲時(shí)間≤0.2秒的要求,本系統(tǒng)采用數(shù)字匹配濾波器實(shí)現(xiàn)擴(kuò)頻偽碼的捕獲,因?yàn)閿?shù)字匹配濾波器捕獲技術(shù)能夠極大地縮短捕獲時(shí)間,它搜索每個(gè)相位的時(shí)間僅為1/N個(gè)數(shù)據(jù)碼元。同時(shí),由于采用的是碼長(zhǎng)為1023的GOLD碼,需要占用很多的芯片面積資源,為了減少硬件資源消耗,本系統(tǒng)采用了對(duì)數(shù)字匹配濾波器進(jìn)行優(yōu)化的方法。
數(shù)字匹配濾波器的結(jié)構(gòu)
數(shù)字匹配濾波器是以本地的擴(kuò)頻碼作為數(shù)字FIR濾波器的抽頭系數(shù),對(duì)接收到的信號(hào)進(jìn)行相關(guān)濾波,將輸出的結(jié)果送入門限判決器進(jìn)行門限判決,如果結(jié)果超過(guò)了判決門限,表明此時(shí)本地的擴(kuò)頻碼與接收到的擴(kuò)頻碼序列相位同步。
圖1 M=4的折疊匹配濾波器
數(shù)字匹配濾波器的實(shí)現(xiàn)有很多種方法,比較節(jié)省資源的是折疊匹配濾波器(Filter Folding)。折疊匹配濾波器是改進(jìn)的倒置型匹配濾波器。M倍折疊匹配濾波器的工作原理是將整個(gè)相關(guān)運(yùn)算分為M段進(jìn)行, 前段運(yùn)算結(jié)果參與到后一段的運(yùn)算中,并且采用較高的處理速率,從而減少硬件資源消耗。M倍折疊匹配濾波器的工作時(shí)鐘為傳統(tǒng)數(shù)字匹配濾波器的M倍,硬件資源的占用率約為原來(lái)的1/M。下面以采用4倍折疊,256個(gè)抽頭的折疊匹配濾波器實(shí)現(xiàn)1023碼長(zhǎng)、4倍過(guò)采樣的PN碼為例,其硬件實(shí)現(xiàn)如圖1所示,其中,Tclock為系統(tǒng)時(shí)鐘周期。
從圖1可以看出,加法器和其中的時(shí)延單元是整個(gè)電路中資源消耗的重要部分。為了進(jìn)一步減少硬件資源的消耗,本文采用圖2所示的方法對(duì)數(shù)字匹配濾波器進(jìn)行改進(jìn)。由于本地碼長(zhǎng)為1023,不能被4整除,采用本地碼序列最后一位進(jìn)行補(bǔ)“零”處理。這樣,匹配濾波器工作時(shí),將1024個(gè)采樣數(shù)據(jù)與補(bǔ)零后的本地碼進(jìn)行相關(guān)運(yùn)算。
圖2 所示的匹配濾波器是在簡(jiǎn)單匹配濾波器的基礎(chǔ)上進(jìn)行改進(jìn)的,它也是由移位寄存器組、乘法器和多輸入加法器等組成的。折疊匹配濾波器的延時(shí)單元在加法器鏈中,而改進(jìn)后,匹配濾波器的延時(shí)單元在輸入端。另外,改進(jìn)的匹配濾波器碼序列與實(shí)際的碼序列方向相同,所以它不是倒置型的匹配濾波器,但碼序列存放格式仍為折疊式。其系統(tǒng)時(shí)鐘應(yīng)為采樣數(shù)據(jù)速率的4倍。
圖2 改進(jìn)的數(shù)字匹配濾波器
圖3 SRL16中數(shù)據(jù)的存儲(chǔ)格式
