Cadence設(shè)計(jì)系統(tǒng)有限公司日前宣布,ASIC設(shè)計(jì)代工廠商VeriSilicon Holdings Co., Ltd.通過采用基于Cadence Encounter數(shù)字IC設(shè)計(jì)平臺(tái)的自動(dòng)化倒裝片設(shè)計(jì)流程,實(shí)現(xiàn)了一個(gè)復(fù)雜、高速SoC倒裝片的成功出帶。這是VeriSilicon公司首次實(shí)現(xiàn)SoC的成功流片,并已投入量產(chǎn)。
借助SoC Encounter,VeriSilicon公司有效地降低了芯片的裸片尺寸,提高了性能,實(shí)現(xiàn)了時(shí)序優(yōu)化,并取得了更好的電源集成度。這些優(yōu)點(diǎn)為倒裝片設(shè)計(jì)帶來了很多好處,如在這個(gè)160萬(wàn)門的SoC設(shè)計(jì)中,共集成了6個(gè)頻率為250MHz的主時(shí)鐘,而裸片尺寸僅為8.4×8.4mm2。該芯片采用中芯國(guó)際(SMIC) 0.15um 低壓(LV)1P7M制造工藝, BGA729倒裝片封裝。
Cadence SoC Encounter系統(tǒng)能夠根據(jù)金屬凸點(diǎn)的位置和分配來優(yōu)化IO焊盤,或者根據(jù)焊盤的位置重新分配金屬凸點(diǎn),以及根據(jù)用戶指定的約束和使用不同的布線寬度來實(shí)現(xiàn)自動(dòng)化的再分布線。該系統(tǒng)還能自動(dòng)將電源單元與金屬凸點(diǎn)連接起來,并通過驗(yàn)證指令和自動(dòng)化金屬凸點(diǎn)布局來實(shí)現(xiàn)驗(yàn)證。Encounter QRC用于具有制造意識(shí)的寄生抽取,VoltageStorm則用于電源分析。