--第二代EConomyPlus器件降低了50%的價格并達到雙倍的密度--萊迪思半導體公司近日公布了其第二代EConomyPlus現(xiàn)場可編程門陣列(FPGA)器件,LatticeECP2系列。用了富士通90納米CMOS工藝和300毫米硅片,在大批量的情況下,此系列使得FPGA價格降到每1000查找表（LUT）低于0.50美元。與130納米LatticeECPFPGA相比,新的系列邏輯密度增加到70KLUT,18x18乘法器的數(shù)目增加到88,I/O性能提高了50%多,還增強了配置能力。此款FPGA
--第二代 EConomy Plus器件降低了50%的價格并達到雙倍的密度 --
萊迪思半導體公司近日公布了其第二代EConomy Plus 現(xiàn)場可編程門陣列 (FPGA)器件,LatticeECP2
系列。用了富士通90納米
CMOS工藝和
300毫米硅片,在大批量的情況下,此系列使得FPGA價格降到每
1000查找表（LUT）低于0.50美元。與130納米 LatticeECP FPGA相比,新的系列邏輯密度增加到70K LUT,18x18乘法器的數(shù)目增加到88,I/O性能提高了50%多,還增強了配置能力。此款FPGA首次增加的性能包括預置的
400Mbps DDR2接口支持,配置位流加密和雙重配置支持。 今天與萊迪思的低成本LatticeECP2器件同時公布的還有高端FPGA LatticeSC系統(tǒng)芯片,該器件采用了相同的工藝。（請參考今天同時發(fā)布的“萊迪思-富士通合作伙伴關(guān)系”和“LatticeSC系列”的新聞稿）。
“萊迪思的客戶喜歡這個Economy Plus 概念,此概念由萊迪思的第一代LatticeECP系列所引入”萊迪思市場副總裁Stan Kopec先生說道：“LatticeECP2在邏輯資源、存儲器能力、I/O性能和配置靈活性方面的增強會使這個新的系列獲得許多新的設(shè)計,否則這些設(shè)計就要用較高成本,完整特性的FPGA�！�
優(yōu)化成本的結(jié)構(gòu)提供許多特點
通過開發(fā),優(yōu)化的LatticeECP2器件向設(shè)計者提供對大批量應用所要求的特性和成本結(jié)構(gòu)。主要的特點如下：
優(yōu)化的邏輯和布線結(jié)構(gòu)：優(yōu)化的邏輯塊和布線適合諸如分布式存儲器（占LUT的
12.5%）和寄存器（占LUT的75%）的各種典型應用。使得邏輯結(jié)構(gòu)易于高性能邏輯的實現(xiàn)。
預制的840Mbps 并行 I/O: DDR存儲器的出現(xiàn)和
其它相同的標準使許多設(shè)計者面臨在FPGA中實現(xiàn)高性能并行I/O接口的挑戰(zhàn)。過去設(shè)計者為了滿足這種需要不得不使用高成本的FPGA解決方案。ECP2器件提供DDR
mux/de-mux、精確時延和變速邏輯單元。這些特性結(jié)合在一起可實現(xiàn)預制的DDR2（400Mbps）和其它運行在840Mbps源同步接口的應用,諸如
SPI4.2和ADC/
DAC接口。
完整特點的sys
DSP塊：為了支持低成本DSP應用,ECP2器件嵌入了sysDSP塊,能夠?qū)崿F(xiàn)乘、累加、求和和流水線功能。器件可以實現(xiàn)高達28,600每秒百萬次乘累加(MMAC)的DSP功能,價格為每MMAC低于0.001美元。
易于邏輯更新：為了提供修正錯誤、對應標準的改變和支持新的性能和服務(wù),以及不斷增長的FPGA設(shè)計,這些設(shè)計要求能在現(xiàn)場更新FPGA邏輯,LatticeECP2提供雙重引導支持和透明的現(xiàn)場重構(gòu)(TransFR) I/O以簡化現(xiàn)場更新。器件還支持業(yè)界串行外設(shè)接口（SPI）PROM,（SPI）PROM中可以存儲兩種或更多的配置。新的配置載入FPGA時, TransFR I/O功能使設(shè)計者能夠精確地控制I/O狀態(tài),大大改進了重構(gòu)期間三態(tài)I/O的常規(guī)方法。
增強設(shè)計安全的位流加密：增加了防止非法復制的考慮,LatticeECP2器件有片上非易失密鑰存儲器和解密電路,能用唯一的用戶密鑰對128位
AES加密位流解密。首次引進了位流加密到低成本FPGA的這樣一個概念,再次減少了許多設(shè)計中需要較高成本的FPGA。
