Altium宣布Altium公司的最新一體化電子產(chǎn)品開(kāi)發(fā)系統(tǒng)AltiumDesigner6.0極大地增強(qiáng)了FPGA-PCB協(xié)同設(shè)計(jì)的能力,工程師可以充分利用FPGA作為系統(tǒng)平臺(tái),而且簡(jiǎn)化大型FPGA與物理PCB平臺(tái)的集成。雖然人們?cè)缇驼J(rèn)識(shí)到了FPGA給邏輯開(kāi)發(fā)帶來(lái)的好處,但把這些器件集成到PCB設(shè)計(jì)流程所帶來(lái)的挑戰(zhàn),會(huì)使得PCB線(xiàn)路板設(shè)計(jì)變得十分復(fù)雜并導(dǎo)致整體設(shè)計(jì)時(shí)間超長(zhǎng)。通常無(wú)需考慮PCB版圖即進(jìn)行FPGA管腳分配,而在大規(guī)�？删幊唐骷惺褂玫拿芗庋b技術(shù)將使得PC
Altium宣布Altium 公司的最新一體化電子產(chǎn)品開(kāi)發(fā)系統(tǒng)Altium Designer 6.0 極大地增強(qiáng)了FPGA-
PCB 協(xié)同設(shè)計(jì)的能力,工程師可以充分利用FPGA 作為系統(tǒng)平臺(tái),而且簡(jiǎn)化大型FPGA 與物理PCB 平臺(tái)的集成。
雖然人們?cè)缇驼J(rèn)識(shí)到了FPGA 給邏輯開(kāi)發(fā)帶來(lái)的好處,但把這些器件集成到PCB 設(shè)計(jì)流程所帶來(lái)的挑戰(zhàn),會(huì)使得PCB
線(xiàn)路板設(shè)計(jì)變得十分復(fù)雜并導(dǎo)致整體設(shè)計(jì)時(shí)間超長(zhǎng)。通常無(wú)需考慮PCB 版圖即進(jìn)行FPGA 管腳分配,而在大規(guī)模可編程器件中使用的密集封裝技術(shù)將使得PCB 板布線(xiàn)成為極大的挑戰(zhàn)。
Altium Designer 打破了FPGA 的使用障礙,把硬連接的PCB 平臺(tái)和軟件及軟連接的邏輯開(kāi)發(fā)集成在一起,后者構(gòu)成的嵌入式智能通過(guò)在PCB 線(xiàn)路板上編程以創(chuàng)建完整的應(yīng)用
。Altium Designer 6.0 改進(jìn)了FPGA 級(jí)設(shè)計(jì)和PCB 級(jí)設(shè)計(jì)間的集成,開(kāi)發(fā)了很多新功能,與現(xiàn)在的大型可編程器件相結(jié)合,它們精簡(jiǎn)了產(chǎn)品開(kāi)發(fā)。
“ 大型FPGA 器件的可用性正改變著工程師的系統(tǒng)設(shè)計(jì)方法——產(chǎn)品中可以添加更多智能并同時(shí)縮短設(shè)計(jì)時(shí)間,減少制造成本�！� Altium 的創(chuàng)始人和CEO Nick Martin 說(shuō),“Altium Designer 6.0 可幫助工程師在嵌入式智能級(jí)和物理設(shè)計(jì)級(jí)充分利用FPGA 提供的好處,系統(tǒng)的統(tǒng)一特性打破了在主流設(shè)計(jì)中廣泛采用可編程器件的障礙,這樣可以充分利用這些器件的擴(kuò)展資源,簡(jiǎn)化邏輯和物理設(shè)計(jì)。”
Altium Designer 6.0 引入了動(dòng)態(tài)網(wǎng)絡(luò)重分配概念,PCB 布線(xiàn)期間可在線(xiàn)交換FPGA 管腳。這包括重新分配預(yù)先布線(xiàn)的子網(wǎng)和交換鏈接的差分信號(hào)對(duì),差分信號(hào)對(duì)可利用FPGA 器件上充分的LVDS 資源。動(dòng)態(tài)網(wǎng)絡(luò)重分配在板級(jí)具有增強(qiáng)了的FPGA 管腳優(yōu)化引擎,允許工程師充分利用FPGA 器件管腳的可重新編程特性,在PCB 板極獲得最優(yōu)的布線(xiàn)方案。Altium Designer 系統(tǒng)的統(tǒng)一特性允許在板級(jí)完成的管腳交換和FPGA 項(xiàng)目的自動(dòng)同步,減少手動(dòng)調(diào)整處理I/O 的耗時(shí)。
通常帶有大量管腳的FPGA 器件是密集
BGA 型封裝。這給原型階段的調(diào)試帶來(lái)很大困難,因?yàn)檫@些器件上的管腳不能直接探測(cè)。Altium Designer 的LiveDesign 開(kāi)發(fā)方法允許工程師在開(kāi)發(fā)中可與基于FPGA 的設(shè)計(jì)直接交互。Altium Designer 6.0 具有改進(jìn)的JTAG 器件瀏覽器,可提供系統(tǒng)中所有JTAG 器件的管腳狀態(tài)顯示,在調(diào)試期間工程師可以實(shí)時(shí)檢測(cè)管腳信號(hào)狀態(tài)。管腳狀態(tài)也可以在源原理圖和PCB 版圖動(dòng)態(tài)顯示,‘定位’查看設(shè)計(jì)文檔內(nèi)的信號(hào)狀態(tài)。另外還有Altium Designer 的FPGA 虛擬儀器,可用來(lái)設(shè)定并監(jiān)控FPGA 內(nèi)的信號(hào),給設(shè)計(jì)師提供電路運(yùn)行完整的狀態(tài)圖,以進(jìn)行系統(tǒng)的邏輯和物理調(diào)試。
