日前,德州儀器(TI)宣布推出一款時(shí)鐘乘法器,其集成了三個(gè)片上鎖相環(huán)(PLL)組件,可提供業(yè)界領(lǐng)先的靈活性與性能,且將現(xiàn)有解決方案的周期抖動(dòng)降低多達(dá)70％。該器件的6個(gè)輸出中每個(gè)輸出都可以在電路內(nèi)或者在操作期間針對(duì)300MHz以上的任何時(shí)鐘頻率進(jìn)行編程。這種高靈活性能夠簡(jiǎn)化設(shè)計(jì)過(guò)程,節(jié)省系統(tǒng)成本,幫助設(shè)計(jì)人員全力滿足高性能通信應(yīng)用新標(biāo)準(zhǔn)的要求,如：無(wú)線基站、電信或數(shù)據(jù)通信設(shè)備（參見(jiàn)/sc05xxx）。這三款CDCE706PLL基于TI的射頻(
日前,德州儀器 (
TI) 宣布推出一款時(shí)鐘乘法器,其集成了三個(gè)片上鎖相環(huán) (
PLL) 組件,可提供業(yè)界領(lǐng)先的靈活性與性能,且將現(xiàn)有解決方案的周期抖動(dòng)降低多達(dá)70％ 。該器件的 6 個(gè)輸出中每個(gè)輸出都可以在電路內(nèi)或者在操作期間針對(duì)
300MHz 以上的任何時(shí)鐘頻率進(jìn)行編程。這種高靈活性能夠簡(jiǎn)化設(shè)計(jì)過(guò)程,節(jié)省系統(tǒng)成本,幫助設(shè)計(jì)人員全力滿足高性能通信應(yīng)用新標(biāo)準(zhǔn)的要求,如：無(wú)線基站、電信或數(shù)據(jù)通信設(shè)備（參見(jiàn) /sc05xxx）。
這三款 CDCE706 PLL 基于 TI 的射頻 (
RF) Silicon Germanium 工藝開(kāi)發(fā),可以接受晶振、LVCMOS 或差分輸入,并且可以利用單個(gè)時(shí)鐘源產(chǎn)生 6 個(gè)時(shí)鐘信號(hào)。利用片上
EEPROM 技術(shù),設(shè)計(jì)人員可以輕松編程,并且把器件的寄存器設(shè)置保存到非易失存儲(chǔ)器,這樣在上電時(shí)就無(wú)需再編程。在器件投入系統(tǒng)使用時(shí),設(shè)計(jì)人員還可以根據(jù)需要采用雙線 SMBus 接口對(duì)輸出進(jìn)行動(dòng)態(tài)地重新編程。
通過(guò)提供低于 60psec 超低周期抖動(dòng)的同時(shí)對(duì)設(shè)計(jì)過(guò)程進(jìn)行簡(jiǎn)化,CDCE706 可以實(shí)現(xiàn)快速產(chǎn)品上市。用戶只需定義輸入／輸出頻率或分割器 (divider) 設(shè)置,后者可以自動(dòng)設(shè)置 PLL 參數(shù)。這反過(guò)來(lái)可以確保高環(huán)路穩(wěn)定性,并使用戶免于手動(dòng)設(shè)置充電泵
電流、
濾波器組件、相位裕度或環(huán)路帶寬。TI 的 RF 工藝技術(shù)可以在保持卓越 PLL 頻率隔離的同時(shí)集成上述功能。
此外,新器件具有極其靈活的輸出設(shè)置,如：?jiǎn)⒂�、禁用、低狀態(tài)、信號(hào)反相、0.6～3.3ns 的壓擺率控制、以及 2.3～3.6V 可變輸出
電源。這些功能與可編程擴(kuò)頻時(shí)鐘 (
SSC) 一起為設(shè)計(jì)人員提供強(qiáng)大的工具,通過(guò)獲得最低的電磁干擾 (
EMI) 來(lái)優(yōu)化自己的設(shè)計(jì)。另外,該器件的高分辨率 PLL 分割器可實(shí)現(xiàn) 0 PPM 輸出時(shí)鐘誤差,從而達(dá)到高頻穩(wěn)定性。
