提供顛覆傳統(tǒng)SoC設計方法的可配置處理器技術,目前該領域全球唯一自動化設計方案的供應商—Tensilica（泰思立達）公司近日發(fā)布Xtensa處理器家族的新成員—用于片上系統(tǒng)(SoC)設計的可配置且可擴展的處理器內核XtensaVI。作為Tensilica公司主要產品XtensaV處理器內核的換代產品,XtensaVI著力在3個方面進行改進：首先是使用Tensilica認證的XPRES?編譯器從以C/C++為基礎的算法自動定制的能力;其次是實現(xiàn)比XtensaV低約30%的功耗;最后是激
提供顛覆傳統(tǒng)
SoC設計方法的可配置處理器技術, 目前該領域全球唯一自動化設計方案的供應商—Tensil
ica（泰思立達）公司近日發(fā)布Xtensa處理器家族的新成員—用于片上系統(tǒng)(SoC)設計的可配置且可擴展的處理器內核Xtensa VI。作為Tensilica公司主要產品Xtensa V處理器內核的換代產品,Xtensa VI著力在3個方面進行改進：首先是使用Tensilica認證的XPRES ?編譯器從以C/C++為基礎的算法自動定制的能力;其次是實現(xiàn)比Xtensa V低約30%的功耗;最后是激活
MMU的配置下的高級安全機制通過一個“不執(zhí)行”位來增強保護功能以抵制惡意代碼。
“Xtensa VI為SoC設計者提供了業(yè)界最快的、最經濟的SoC
模塊設計工具”,Tensilica公司市場副總裁Steve Roddy說,“通過使用我們最流行的XPRES ?編譯器,設計者可以在一個小時之內創(chuàng)造出專用的功能模塊,它既可以被設計為傳統(tǒng)的控制處理器又可以為以
RTL為基礎的硬件功能模塊提供另一個合適的選擇,而且這個過程更加迅速且沒有驗證的煩惱。我們期望這款產品可以顯著的拓寬我們的客戶基礎,因為它可以使時間和資源密集的IC設計步驟全部自動化,并且增加了后端設計的可編程性。我們認為Xtensa VI的推出,對于快速增長的、高容量的SoC市場而言,將具有決定性的意義�！�
從C/C++代碼自動配置
如 VHDL和Verilog這樣的設計語言來手工編寫代碼來實現(xiàn)硬件,而手工編寫代碼的方式要花費設計者幾個月的設計和驗證精力。取而代之的是設計者將用標準ANSI C/C++寫的需要優(yōu)化的原始算法輸入到XPRES編譯器,結合Tensilica自動化的處理器生成技術,自動的生成一個RTL（寄存器傳輸級）硬件描述和相關聯(lián)的軟件工具鏈。
XPRES ?編譯器自動決定那些函數(shù)應該被硬件加速并生成一個全面的針對那些函數(shù)的軟硬件的解決方案。不需要RTL編碼,XPRES ?編譯器自動的生成所需的RTL代碼,這些代碼經過架構事先驗證為正確的。
生成的硬件模塊可以在一個小時以內以一個事先驗證的,專為特定應用優(yōu)化了的Xtensa VI處理器內核的方式
電子交付。由Xtensa VI處理器內核架構生成RTL的正確性消除了由手工生成的不可編程模塊所帶來的驗證難題。
XPRES ?編譯器使設計者能夠快速的對不同的配置進行評估,在尺寸、速度和功耗間做出取舍。它同時保留了C代碼的可移植性,生成的Xtensa VI處理器可用于一系列相似應用的軟件代碼。由于自動生成的C/C++編譯器與那種特殊的配置相關,所以相似的代碼無需修改也能夠得到加速。另外,XPRES ?編譯器也可以用于Tensilica公司的旗艦產品Xtensa LX處理器,也就是說XPRES ?編譯器的用戶可以迅速的在廣泛的硬件選擇中進行探求,自動尋找最佳的方案。
適用于手持應用的低功耗特性
和XtensaV比降低25-30%的功耗,為此Tensilica公司顯著的改善了Xtensa VI處理器的基礎架構。而且,由于Tensilica在Xtensa VI處理器中同時采用了細粒時鐘選通和粗粒時鐘選通兩種技術,因此在功耗方面Xtensa VI處理器達到了業(yè)內領先水平,完全可以滿足手持設備對低功耗的要求。前者在沒有需求的條件下關閉掉處理器的小部分的
電源,后者則關閉大部分芯片的電源。例如,當一個處理器活動,如一個緩存行（Cache Line）的填充發(fā)生時,考慮到有用功耗,處理器生成器自動采用粗粒時鐘選通。
