目前,為了防止高dV/dt應(yīng)用于橋式電路中的IGBT時產(chǎn)生瞬時集電極電流,設(shè)計人員一般會設(shè)計柵特性是需要負偏置柵驅(qū)動的IGBT。然而提供負偏置增加了電路的復雜性,也很難使用高壓集成電路(HVIC)柵驅(qū)動器,因為這些IC是專為接地操作而設(shè)計──與控制電路相同。因此,研發(fā)有高dV/dt能力的IGBT以用于“單正向”柵驅(qū)動器便最為理想了。這樣的器件已經(jīng)開發(fā)出來了。器件與負偏置柵驅(qū)動IGBT進行性能表現(xiàn)的比較測試,在高dV/dt條件下得出優(yōu)越的測試結(jié)果。
為了理解dV/dt感生開通現(xiàn)象,我們必須考慮跟IGBT結(jié)構(gòu)有關(guān)的電容。圖1顯示了三個主要的IGBT寄生電容。集電極到發(fā)射極電容C,集電極到柵極電容C和柵極到發(fā)射極電容CGE。
圖1 IGBT器件的寄生電容
這些電容對橋式變換器設(shè)計是非常重要的,大部份的IGBT數(shù)據(jù)表中都給出這些參數(shù):
輸出電容,COES=CCE+CGC(CGE短路)
輸入電容,CIES=CGC+CGE(CCE短路)
反向傳輸電容,CRES=CGC
圖2 半橋電路
圖2給出了用于多數(shù)變換器設(shè)計中的典型半橋電路。集電極到柵極電容C和柵極到發(fā)射極電容C組成了動態(tài)分壓器。當高端IGBT(Q2)開通時,低端IGBT(Q1)的發(fā)射極上的dV/dt會在其柵極上產(chǎn)生正電壓脈沖。對于任何IGBT,脈沖的幅值與柵驅(qū)動電路阻抗和dV/dt的實際數(shù)值有直接關(guān)系。IGBT本身的設(shè)計對減小C和C的比例非常重要,它可因此減小dV/dt感生電壓幅值。
如果dV/dt感生電壓峰值超過IGBT的閥值,Q1產(chǎn)生集電極電流并產(chǎn)生很大的損耗,因為此時集電極到發(fā)射極的電壓很高。
為了減小dV/dt感生電流和防止器件開通,可采取以下措施:
圖3給出了為反向偏置關(guān)斷而設(shè)計的典型IGBT電容曲線。CRES曲線(及其他曲線)表明一個特性,電容一直保持在較高水平,直到V接近15V,然后才下降到較低值。如果減小或消除這種“高原”(plateau) 特性,C的實際值就可以進一步減小。
這種現(xiàn)象是由IGBT內(nèi)部的本征JFET引起的。如果JFET的影響可以最小化,C和C可隨著VCE的提高而很快下降。這可能減小實際的CRES,即減小dV/dt感生開通對IGBT的影響。