真實(shí)產(chǎn)品驗(yàn)證IC封裝系統(tǒng)聯(lián)合設(shè)計(jì)的價(jià)值如何將工程知識(shí)與IC-OSAT-OEM公司融為一體直到最近,電子系統(tǒng)的設(shè)計(jì)流程還是傳統(tǒng)模式：在整個(gè)設(shè)計(jì)進(jìn)程中,不同的工程組（硅芯片、IC封裝和印刷電路板的設(shè)計(jì)者）相對(duì)隔絕的環(huán)境中按部就班地工作。然而,對(duì)于當(dāng)今的高級(jí)系統(tǒng)來(lái)說(shuō),為了確保目標(biāo)產(chǎn)品在無(wú)需付出不必要的開發(fā)成本前提下,以盡可能低的生產(chǎn)成本贏得市場(chǎng)的青睞,平行的設(shè)計(jì)工作勢(shì)在必行。請(qǐng)考量以下例子：近來(lái)某客戶在其項(xiàng)目中引入系統(tǒng)級(jí)封
真實(shí)產(chǎn)品驗(yàn)證
IC封裝系統(tǒng)聯(lián)合設(shè)計(jì)的價(jià)值
如何將工程知識(shí)與 IC-OSAT-OEM公司融為一體
直到最近,
電子系統(tǒng)的設(shè)計(jì)流程還是傳統(tǒng)模式：在整個(gè)設(shè)計(jì)進(jìn)程中,不同的工程組（硅芯片、IC 封裝和印刷電路板的設(shè)計(jì)者）相對(duì)隔絕的環(huán)境中按部就班地工作。然而,對(duì)于當(dāng)今的高級(jí)系統(tǒng)來(lái)說(shuō),為了確保目標(biāo)產(chǎn)品在無(wú)需付出不必要的開發(fā)成本前提下,以盡可能低的生產(chǎn)成本贏得市場(chǎng)的青睞,平行的設(shè)計(jì)工作勢(shì)在必行。
請(qǐng)考量以下例子：近來(lái)某客戶在其項(xiàng)目中引入系統(tǒng)級(jí)封裝 (
SiP) 聯(lián)合設(shè)計(jì),最終由于將其網(wǎng)絡(luò)母板納入到封裝解決方案中,使得原本復(fù)雜的工作簡(jiǎn)單了許多。此舉使該客戶的母板從 18 層減少到 12 層,因而每片母板節(jié)省了 200 美元的制造成本。（由于本文將引述有關(guān)實(shí)際產(chǎn)品的工程設(shè)計(jì)細(xì)節(jié),出于顯而易見的所有權(quán)原因,我們不會(huì)明示制造商和產(chǎn)品的名稱。）
堆疊管芯還是封裝？
今天在 2.5G 蜂窩式
手機(jī)、個(gè)人數(shù)字助理以及其他應(yīng)用領(lǐng)域中對(duì)堆疊邏輯電路及
內(nèi)存管芯的加速需求,恰恰說(shuō)明了早期三向設(shè)計(jì)協(xié)作的重要性,而堆疊式芯片級(jí)封裝 (S-
SCP) 恰恰滿足了這種需求。由于堆疊管芯的應(yīng)用才剛剛起步,并有可能從 3、4 個(gè)活動(dòng)管芯增加到 5 個(gè)或更多活動(dòng)管芯,因此還有一些對(duì)堆疊管芯封裝的限制有待堆疊封裝解決（例如,使用超薄 CSP,如圖 1 所示）。對(duì)于某些應(yīng)用,尤其是堆疊方法使電路及內(nèi)存的組合愈加多樣化時(shí),堆疊管芯解決方案可能會(huì)受管芯的采購(gòu)
供應(yīng)（
多種管芯源）、管芯成本更佳控制要求或產(chǎn)出及質(zhì)量要求,包括產(chǎn)出問(wèn)題較少時(shí)使用"知名優(yōu)良管芯"要求的種種限制。
圖 1. 今天,通過(guò)應(yīng)用產(chǎn)品管芯堆疊技術(shù),3-D 封裝得以加速,從而：a) 具有三種或更多活動(dòng)管芯的能力,其優(yōu)勢(shì)是顯而易見的 b) 對(duì)于管芯成本高或管芯產(chǎn)出低的應(yīng)用情況,提供封裝堆疊技術(shù)的備選方案。
要求更改硅芯片
有時(shí),封裝解決方案要求更改硅芯片設(shè)計(jì)或處理技術(shù),從而改善總體生產(chǎn)成本。讓我們看看這是怎樣實(shí)現(xiàn)的：IC 生產(chǎn)商對(duì)封裝選項(xiàng)進(jìn)行大量分析后,認(rèn)為高速數(shù)字應(yīng)用的最佳封裝解決方案是將 7 毫米乘 7 毫米的硅管芯置入倒裝芯片封裝。計(jì)算出的更改涉及將硅芯片的尺寸增加 18%,并將管芯凸點(diǎn)間距由 150 微米增加到 185 微米,以便在基板上為導(dǎo)孔保留足夠的空間。管芯下的附加導(dǎo)孔有助于減少布線限制,并消除在基板上使用兩個(gè)布線層的需要。附加的硅面積允許增加解耦
電容,以減少高速數(shù)字交換過(guò)程中的同步切換噪音及電壓波動(dòng)。
盡管增加了硅芯片的面積,但憑借其優(yōu)于原設(shè)想的最終使用系統(tǒng)性能,這些改變?yōu)?IC 制造商帶來(lái)了更低的整體生產(chǎn)成本。硅芯片面積的增加使得在成本低廉的封裝基板上應(yīng)用更大凸點(diǎn)間距成為可能,從而在不改變封裝形式要素的同時(shí)為每塊芯片節(jié)省 20 美元的生產(chǎn)成本。Road mapping fab 功能
通常,傳統(tǒng)的經(jīng)驗(yàn)告訴我們,封裝越小成本越低。例如,在一個(gè)示例中,對(duì)于其中提及的由四個(gè) 180 納米硅芯片技術(shù) IC、四個(gè)電容和八個(gè)
電阻構(gòu)成的通信芯片組,隨球間距和球尺寸的變化,塑料球柵陣列封裝 (
PBGA) 的尺寸由 35 毫米乘 35 毫米（無(wú)管芯堆疊）、27 毫
